Register/Latch pins with no clock driven by root clock pin

这篇具有很好参考价值的文章主要介绍了Register/Latch pins with no clock driven by root clock pin。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

今天在使用vivado进行时序检查时遇到了这样一个问题:Register/Latch pins with no clock driven by root clock pin,它是在no_clock中提示的

register/latch pins with no clock driven by root clock pin,verilog,fpga开发

通过查看电路图发现这是一个锁存器

register/latch pins with no clock driven by root clock pin,verilog,fpga开发

锁存器大多数是由于代码写的不符合规范造成的,经过检查,发现工程的代码中存在问题。

原来的代码

    always@(posedge clk or negedge rstn)begin
        if(rstn=='b0)begin
            write_data_reg<='b0;
            read_addr_reg<='d0;
            write_addr_reg<='d0;
        end
        else begin
            if(system_state_reg==STATE_WRITE)begin
                write_data_reg<=write_data_reg+'b1;
                write_addr_reg<=write_addr_reg+'d1;
                read_en_reg<='b0;
                write_en_reg<='b1;
            end
            else  if(system_state_reg==STATE_READ)begin
                read_addr_reg<=read_addr_reg+'d1;
                read_en_reg<='b1;
                write_en_reg<='b0;
            end
            else if(system_state_reg==STATE_IDLE)begin
                write_data_reg<='b0;
                read_addr_reg<='d0;
                write_addr_reg<='d0;
                read_en_reg<='b0;
                write_en_reg<='b0;
            end
            else begin
                write_data_reg<='b0;
                read_addr_reg<='d0;
                write_addr_reg<='d0;
                read_en_reg<='b0;
                write_en_reg<='b0;                
            end
        end
    end
    

 修改后的代码

    always@(posedge clk or negedge rstn)begin
        if(rstn=='b0)begin
            write_data_reg<='b0;
            read_addr_reg<='d0;
            write_addr_reg<='d0;
            read_en_reg<='b0;
            write_en_reg<='b0;
        end
        else begin
            if(system_state_reg==STATE_WRITE)begin
                write_data_reg<=write_data_reg+'b1;
                write_addr_reg<=write_addr_reg+'d1;
                read_en_reg<='b0;
                write_en_reg<='b1;
            end
            else  if(system_state_reg==STATE_READ)begin
                read_addr_reg<=read_addr_reg+'d1;
                read_en_reg<='b1;
                write_en_reg<='b0;
            end
            else if(system_state_reg==STATE_IDLE)begin
                write_data_reg<='b0;
                read_addr_reg<='d0;
                write_addr_reg<='d0;
                read_en_reg<='b0;
                write_en_reg<='b0;
            end
            else begin
                write_data_reg<='b0;
                read_addr_reg<='d0;
                write_addr_reg<='d0;
                read_en_reg<='b0;
                write_en_reg<='b0;                
            end
        end
    end
    

 在复位时未对其中的两个寄存器进行复位,锁存器也有可能是由于if else组合写的不全而导致的。文章来源地址https://www.toymoban.com/news/detail-665217.html

到了这里,关于Register/Latch pins with no clock driven by root clock pin的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包