Altium软件中相同模块布局布线的方法

这篇具有很好参考价值的文章主要介绍了Altium软件中相同模块布局布线的方法。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

在PCB设计中,存在重复模块设计,如果重复绘制原理图和PCB将会耗费大量的精力,如果仅仅在PCB中使用特殊粘贴,创建的component和track又不具有网络(net)和对应的网表(netlist),不适用于我们检查错误。

在AD中,提供了对应的设计方法,分别对应原理图侧PCB版图侧

1、原理图设计

基本思想:将电路模块打包,并设置对外的接口。(自底向上设计)

比如现在想将某个原理图xxx.SchDoc,重新绘制12份。

1、绘制xxx.SchDoc,并设置port。具体方法:Place→Port。

2、新建顶层原理图:可以命名为xxx_TOP

在当前原理图下,点击Design >> create sheet symbol from sheet,弹出对话框如下:
ad相同模块快速布局,PCB LAYOUT,altium designer,硬件工程,pcb工艺
选择后,点击OK,生成下方sheetsymbol
ad相同模块快速布局,PCB LAYOUT,altium designer,硬件工程,pcb工艺

3、repeat 原理图,将这里从XXX_SingleDut 改为 Repeat(S,1,12)

ad相同模块快速布局,PCB LAYOUT,altium designer,硬件工程,pcb工艺

repeat以后,得到如下原理图。
ad相同模块快速布局,PCB LAYOUT,altium designer,硬件工程,pcb工艺
也就是说,C25的12 “胞妹”的名字分别叫:C25_S1、C25_S2… C25_S12.

为什么是S开头呢?因为repeat时是以S开头作为复制单元的designator.
ad相同模块快速布局,PCB LAYOUT,altium designer,硬件工程,pcb工艺
具体可以参见在AD官网:链接: Creating a Multi-channel Design in Altium Designer
ad相同模块快速布局,PCB LAYOUT,altium designer,硬件工程,pcb工艺

4、以总线的方式出线,如下:

ad相同模块快速布局,PCB LAYOUT,altium designer,硬件工程,pcb工艺

1) 将对应的网络加上前缀repeat,例如:repeat(P3.3V)——意味每个子sheet的P3.3V单独为一个网络。可以观察到,GND网络并没有采用总线的方式出线,意味着12张sheet的GND接在一起,对应同一个net。

2) 用单根线将port网络引出

3) 放置Bus总线:Place→Bus

4) Bus总线命名规则:

ad相同模块快速布局,PCB LAYOUT,altium designer,硬件工程,pcb工艺
那么对应单个网络的net以此为:P3.3V1、P3.3V2、P3.3V3… P3.3V12

2、PCB 设计

1、将单个原理图对应的元件布局+连线

2、使用指令进行room排列:

ad相同模块快速布局,PCB LAYOUT,altium designer,硬件工程,pcb工艺
A. Columns:横着摆的个数(列)
B. Rows:竖着摆的个数(行)
C. 注意修改X-spacing和 Y-spacing:指的是room和room的空隙间隔
(room 的大小是可以调节的)

3、使用指令进行元件布局和Design » Rooms » Copy Room Formats »点击Source room »点击 Destination room

ad相同模块快速布局,PCB LAYOUT,altium designer,硬件工程,pcb工艺
Room的copy可以选择 哪些room按照Source room进行copy

Option
a) Copy Component Placement:勾选代表——元件摆放相对位置一致
b) Copy Component Text Formats -:勾选代表——元件的designator和comment一致
c) Copy Routed Nets:勾选代表——走线layout一致
d) Copy Room Size/Shape:勾选代表——room的走线和尺寸一致
e) Copy Selected Objects Only:勾选代表——只有被选择的物体才被copy。

Touching Objects Options

a) Copy All Objects Touching the Room :勾选代表——只要接触到room的物体都可以被copy
b) Exclude NoNet Objects :勾选代表——没有net的物体不会被copy

Fully Enclosed Only/Enclosed & Touching

a) Fully Enclosed Objects Only:只有被room完全包裹的物体才会被复制
b) Enclosed & Touching Objects:全被被room包裹或者被room接触的都可以

好啦,分享结束!有问题请留言~~文章来源地址https://www.toymoban.com/news/detail-669357.html

到了这里,关于Altium软件中相同模块布局布线的方法的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • Altium Designer 相同电路多组复制布线

    在进行设计开发的时候,总会遇到相同的电路,或者模块,这些电路可以使用相同的布局和走线。我们可以画好其中一部分,然后直接复制,就可以提高效率。下面记录我自己的实际操作过程,有一些地方遇到了问题,怎么解决的也记录一下,也供自己以后查阅。 1、打开原

    2024年02月07日
    浏览(34)
  • Altium20版本快速批量修改Comment使之与Value相同

    在生成BOM表的时候,一般按照comment进行分类,而默认的是一类器件就是一个comment,例如原理图中用res1表示电阻。即使在BOM表中添加了Value一栏,也会给后续的焊接工作带来麻烦(无法按照BOM表去焊接,只能再去看原理图)。因此,设计的时候Comment的值一般是Value值,在AD20版

    2024年02月11日
    浏览(44)
  • Altium Designer(AD)软件绘图一般步骤

    1.新建一个文件夹,用于存放工程里的所有文件。 2.新建工程,包括PCB工程(File→new→project→PCB project)和集成库工程(File→new→project→Integrated_Library.Intlib)。 3.新建文件,包括原理图文件(File→new→Schematic)、PCB文件(File→new→PCB)、原理图库文件(File→new→Library→Schematic 

    2023年04月08日
    浏览(42)
  • Altium Designer(AD)软件使用记录04-AD设计文件输出汇总

    方法一,分别给每个层放置一个字符串,写上层的名字即可,这样也行,就是麻烦点。 方法二,利用自带的代码功能,快速实现给层标注名称。 放置一个字符串,使用.Layer_Name, 利用特殊粘贴EA到每一层即可 放置---------》钻孔表 放在空白区域即可 原点一般设置在左下角,

    2024年02月06日
    浏览(47)
  • AD20/Altium designer——如何快速批量调整丝印位置、大小

            在PCB设计时,我们可能要对丝印进行特定调整,为了提高效率,本篇将介绍如何快速调整元器件编号丝印位置分布以及大小。         如果我们不需要进行批量调整,可以参考一下步骤 在一些复杂的PCB,我们可以在选择丝印层后,按下Shift+S键,可以更清楚地

    2024年02月16日
    浏览(94)
  • Altium Designer(AD)软件记录01-快捷键的使用

    1、执行“Cstomize”命令,则会弹出所有快捷键设置对话框; 2、按住Ctrl,鼠标左键点击需要设置快捷键的命令,即可弹出对话框,进行设置。 F1 帮助 F2 走线(自己定义的快捷键) F3 查找文本(自己定义的快捷键) F4 设置栅格大小(自己定义的快捷键) F5 线选(自己定义的

    2024年02月16日
    浏览(46)
  • Altium Designer(AD)软件使用记录05-PCB叠层设计

    正片就是平常用在走线的信号层,既走线的地方是铜线,用Polygon Pour进行大块敷铜填充。 负片正好相反,既默认敷铜,走线的地方是分割线,也就是生成一个负片之后整一层就已经被敷铜了,要做的事情就是分割敷铜,再设置分割后的敷铜的网络。 AD中直接用Line,快捷键P

    2023年04月09日
    浏览(44)
  • PCB模块化设计05——晶体晶振PCB布局布线设计规范

    1、布局整体紧凑,一般放置在主控的同一侧,靠近主控IC。 2、布局是尽量使电容分支要短(目的:减小寄生电容,) 3、晶振电路一般采用π型滤波形式,放置在晶振的前面。 1)走线采取类差分走线; 2)晶体走线需加粗处理:8-12mil,晶振按照普通单端阻抗线走线即可;

    2024年02月12日
    浏览(49)
  • AD20差分线等长布线的方法

    差分线的设置仅仅是为了在绘图中,将两差分线规则保持一致,比如等粗等宽,间距相同,不用设置差分对,手动设置也可 在原理图中,对一对差分网络进行差分信号标注,有两种方法 1、可以采用工具栏进行设置 2、使用快捷键 P-V-F(需要注意必须在英文输入下) 需要注意

    2024年02月02日
    浏览(50)
  • PCB模块化设计09——RJ45-以太网口PCB布局布线设计规范

    以太网(Ethernet)是一种计算机局域网组网技术,该技术基于IEEE制定的IEEE 802.3标准,它规定了包括物理层的连线、电信号和介质访问层协议的内容。 以太网是当前应用最普遍的局域网技术。Ethernet的接口是实质是MAC通过MII总线控制PHY的过程。 以太网接口电路主要由MAC控制器

    2024年02月10日
    浏览(51)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包