FPGA开发技巧备忘录——Vivado 自动日期版本号-Toy模板网

这篇具有很好参考价值的文章主要介绍了FPGA开发技巧备忘录——Vivado 自动日期版本号。希望对大家有所帮助。如果存在错误或未考虑完全的地方，请大家不吝赐教，您也可以点击"举报违法"按钮提交疑问。

提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档

前言

我们在编译FPGA工程的时候一般需要对版本号的更新，一般来说都会有一个日期或者时间的版本标识，在上板调试的时候用于表征当前版本确实已经更新成功，或者作为FPGA发布版本的标识等等。但有时候我们有时候会忘记更新版本号，从而导致时间的浪费。
下面我们就是要解决这个痛点，利用vivado的tcl功能自动进行日期版本号的更新

创建.v文件

例如创建一个version_date.v

里面就包含两句话，分别表示当前的年月日和时分秒

parameter 	[31:0]  	FPGA_VERSION_A = 32'h20221006	;
parameter 	[31:0]  	FPGA_VERSION_B = 32'h000000	;

在正式的工程文件，例如top.v中

assign AAA_reg = FPGA_VERSION_A;
assign BBB_reg = FPGA_VERSION_B;

设定tcl文件路径

点击synthesis Settings

xilinx 生成版本号,fpga备忘,fpga开发
选中tcl的路径

tcl内容

set file_addr "../../version_date.v"

set time_now [clock seconds]
set time0 [clock format $time_now -format "%Y%m%d"]
set time1 [clock format $time_now -format "%H%M%S"]

set f [open $file_addr w]

set str "parameter 	[31:0]  	FPGA_VERSION_A = 32'h$time0	;"
puts $f $str

set str "parameter 	[31:0] 		FPGA_VERSION_B = 32'h$time1	;"
puts $f $str

close $f