【JTAG】1149.1协议详解

这篇具有很好参考价值的文章主要介绍了【JTAG】1149.1协议详解。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

目录

一、简介

二、测试访问端口

2.1 端口说明

2.2 TAP 控制器

2.3 指令、数据寄存器

三、边界扫描结构

3.1 结构概览

3.2 BSR基本结构类型

3.3 EXTEST指令

四、多TAP扫描链

一、简介

        1149.1协议定义了可包含在集成电路中的测试逻辑,以提供标准化的方法,其主要包含以下两点:

        1.测试板级(PCB)或其他基层上的不同芯片间的互联;

        2.测试芯片内部自身逻辑,可用于控制信号,也可用于观测信号。

        如下图所示,1149.1测试逻辑主要由边界扫描寄存器(boundary-scan register,BSR)、其他内建的控制或观测寄存器(Test Data Register,TDR)组成,并通过测试访问端口(Test Access Port,TAP)访问。JTAG内部逻辑寄存器的访问一般由两步组成:1.选择指令寄存器(选择地址);2.指令寄存器使能后即选中了对应的数据寄存器。此外,一般BSR,IDCODE,BYPASS是必须的,TDR是可选的(根据用户需求定义)。

jtag协议,JTAG,嵌入式硬件,单片机

二、测试访问端口

2.1 端口说明

         JTAG信号引脚一共有4个或者5个(其中一个可选)。这些引脚仅用于测试目的,控制JTAG完成1149.1协议的操作。引脚信息如下:

        Test clock input(TCK):该引脚为测试逻辑提供时钟,由于受板级以及芯片pad限制,一般频率为10MHz,频率占空比一般为50%。

        Test mode select input(TMS):用于控制JTAG内部状态机跳转,切换到指定,该信号在TCK上升沿时被采样。

        Test data input(TDI):串行输入指令/数据,该信号在TCK上升沿时被采样。

        Test data output(TDO):串行输出指令/数据,该信号在TCK下降沿时被采样输出,外部指令以及数据在TDI和TDO之间传输。

        Test reset input(TRST*):JTAG 内部逻辑全局异步复位信号,一般低电平有效。该信号时可选信号,原因是可以通过TMS shift 5拍1使状态机处于Test-Logic-Reset状态,也可以复位内部逻辑,所以不一定需要该信号。

2.2 TAP 控制器

        如下图所示,所有的JTAG操作的源头都是由一个具有16个状态的同步状态机控制的。该控制器使用TCK为时钟,使用TMS为其输入,如果需要复位时使用TRSTN。状态的跳转是由TMS输入1或者0决定的。状态机分为如下两列,左边绿色的是控制数据寄存器,右边蓝色的是控制指令寄存器。

        常用状态:

        Test-Logic-Reset : 控制器的第一个状态是复位状态。通过发出TRSTN或者在五个连续时钟内一直把TMS置为1可进入这种状态。在这种状态下,一个复位信号会被发送到所有寄存器组件,以将其重设为它们的初始状态。

        Run-Test/Idle:如果TMS为0,TAP控制器能进入的下一个状态是Idle状态,即空闲状态。当TMS为1时,退出该状态并进入下一个状态。IR状态走完进入DR状态时,可以走Run-Test/Idle状态,也可以不走

        Select-DR-Scan/Select-IR-Scan:该状态是一个暂时状态。

        Capture-DR/Capture-IR:在该状态下,系统会发出指令寄存器ClockDR/ClockIR,并使其执行捕获操作。

        Shift-DR/Shift-IR:在该状态下,数据寄存器以及指令寄存器会被置于TDI和TDO之间,并且时钟上升沿时进行串行移位,TDO只在该状态下有效,其他状态TDO为High-Z。

        Update-DR/Update-IR:在该状态下,系统会更新对应的指令寄存器或数据寄存器。

  jtag协议,JTAG,嵌入式硬件,单片机

2.3 指令、数据寄存器

        如下图所示,一般指令寄存器结构。当TAP状态处于Capture-IR时,系统发出CaptureEn信号,将Din信号捕获进Capture寄存器。当TAP处于Shift-IR时,系统发出ShiftEn信号,SI到SO通路被打通,可以进行移位操作。当TAP处于Update-IR时,系统发出UpdateIR信号,Update寄存器值更新到Capture 寄存器出输出值。

jtag协议,JTAG,嵌入式硬件,单片机

         指令寄存器的长度最短位2,目前业界一般使用4位或者8位。常用的指令寄存器如下

(以8位IR宽度举例):

        BYPASS:一般指令为8‘hFF

        IDCODE: 一般指令为8’h01,指明器件可识别ID

        EXTEST:外测试指令,BSD指令集

        INTEST:内测试指令,BSD指令集

        PROLOAD:预加载指令,BSD指令集

         等等。

        数据寄存器结构类似于上面的指令寄存器,在这里就不重复描述了。除了上述描述的指令对应的数据寄存器外,还有可用户自定义的寄存器。

三、边界扫描结构

3.1 结构概览

        如下图所示,在芯片pad和内核逻辑之间插入BSR寄存器实现PAD可控测试目的。当BSR指令被选中时,data可以从TDI shift进8个BSR中,并从TDO口依次shift出对应的值。

jtag协议,JTAG,嵌入式硬件,单片机

3.2 BSR基本结构类型

        最基本的BSR类型是BC_4,只有1个mux和1个寄存器,不过它的使用也很局限,只可以用作观测信号,不可作为控制信号。 

     jtag协议,JTAG,嵌入式硬件,单片机

        实用性更高的cell如BC_1 cell,可用于观测也可用于控制。 支持capture、shift、update功能,可用于输入或输出BSR cells。jtag协议,JTAG,嵌入式硬件,单片机

         BC_2和BC_1有点类似,不同的是两个cell  capture的行为不一样,BC_1捕获的是data_in的值,而BC_2捕获的是update寄存器。

jtag协议,JTAG,嵌入式硬件,单片机

         BC_7最为复杂,支持双向port。jtag协议,JTAG,嵌入式硬件,单片机

四、多TAP扫描链

        如下图所示,当前芯片设计中一般有多组TAP,多组TAP的解决方案有如下几种方式:

        1.第一种多个TAP相互独立,互不干扰,但是需要分别拉信号到PAD,这种方式浪费pad资源,一般很少用;

        2.第二种方案如下图所示,将所有的TAP 串联起来,TDI进TDO出,中间的TAP TDI/TDO首尾相接,其他信号TMS/TCK/TRSTN 共享。这样的好处是只用一组JTAG 引脚可以访问芯片内所有TAP。使用时,如果只操作其中一个TAP,其他TAP处于bypass状态,读到这里是否注意到这种方式的缺点:操作不同的TAP需要计算其他TAP BYAPSS占用的1bit,对于读出的数据不太友好,当然也可以通过软件处理得到想要的数据。

jtag协议,JTAG,嵌入式硬件,单片机

        3.第三种多个TAP用1到2组PAD控制,可以onehot控制,这涉及到TAP间如何切换,后续有空讲解这部分。文章来源地址https://www.toymoban.com/news/detail-672389.html

到了这里,关于【JTAG】1149.1协议详解的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • 嵌入式TCP/IP协议栈-LwIP

    LWIP是一个轻量级的TCP/IP协议栈,其全称为Lightweight IP,它专门为小型嵌入式系统设计,具有占用资源少、易于移植、可裁剪性高等特点。 LWIP的设计目的是为嵌入式设备提供一个高效的TCP/IP协议栈,以便这些设备可以方便地访问Internet或局域网。它支持IPv4和IPv6协议,并实现了

    2024年02月09日
    浏览(50)
  • ToBeWritten之理解嵌入式Web HTTP协议

    也许每个人出生的时候都以为这世界都是为他一个人而存在的,当他发现自己错的时候,他便开始长大 少走了弯路,也就错过了风景,无论如何,感谢经历 转移发布平台通知:将不再在CSDN博客发布新文章,敬请移步知识星球 感谢大家一直以来对我CSDN博客的关注和支持,但

    2023年04月16日
    浏览(35)
  • 什么是JTAG和SWD接口协议,和各类仿真器

    JTAG(Joint Test Action Group,联合测试行动小组)是一种国际标准测试协议(IEEE 1149.1兼容),主要用于芯片内部测试。现在多数的高级器件都支持JTAG协议,如ARM、DSP、FPGA器件等。标准的JTAG接口是4线:TMS、 TCK、TDI、TDO,分别为模式选择、时钟、数据输入和数据输出线。 相关J

    2024年02月13日
    浏览(42)
  • MQTT协议版本Mosquitto移植到嵌入式arm平台

    MQTT是一个基于客户端-服务器的消息发布/订阅传输协议。MQTT协议是轻量、简单、开放和易于实现的,这些特点使它适用范围非常广泛。在很多情况下,包括受限的环境中,如:机器与机器(M2M)通信和物联网(IoT)。其在,通过卫星链路通信传感器、偶尔拨号的医疗设备、智

    2024年02月06日
    浏览(52)
  • 嵌入式通信协议【Modbus】Modbus TCP的帧格式

    Client request:例: 19 B2 00 00 00 06 06 03 00 27 00 02 上面是modbus客户端发出的报文内容,为modbus tcp/ip协议格式,其前面的六个字节为头字节( header handle); 19 B2 00 00 00 06 19 B2  00 00 00 06 两个Client发出的检验信息,Sever端只是需要将这两个字节的内容copy以后再放到response的报文的相应位

    2024年02月05日
    浏览(79)
  • PWM详解(嵌入式学习)

    在STM32微控制器中,PWM代表脉冲宽度调制(Pulse Width Modulation)。PWM是一种用于控制电子设备的技术,通过调整信号的脉冲宽度和周期,可以模拟出不同的电压或功率级别。 在STM32中,PWM功能常用于控制电机速度、调节LED亮度、产生音频信号等应用。通过调整PWM的占空比(高电

    2024年02月07日
    浏览(41)
  • FPGA JTAG接口连接:详解与实例演示

    FPGA JTAG接口连接:详解与实例演示 随着科技的不断发展,可编程逻辑器件(FPGA)在嵌入式系统、通信设备和数字电路设计等领域中得到了广泛应用。而JTAG(Joint Test Action Group)接口作为一种用于测试和调试FPGA的标准接口,在FPGA的开发和调试过程中起到重要的作用。本文将详

    2024年02月09日
    浏览(40)
  • 【嵌入式——QT】QStyledItemDelegate用法详解

    QStyledItemDelegate是所有Qt item视图的默认委托,在创建它们时就会被安装在它们上面。 QStyledItemDelegate类是模型/视图类之一,是Qt模型/视图框架的一部分。委托允许项目的显示和编辑独立于模型和视图进行开发。 模型中数据项的数据被赋值为ItemDataRole;每个物品可以为每个角色存

    2024年01月23日
    浏览(47)
  • DMA详解及应用(嵌入式学习)

    DMA(Direct Memory Access,直接内存访问)是一种计算机系统中用于高效地实现数据传输的技术。它允许数据在外设和内存之间直接传输,而无需CPU的干预和数据复制。 传统上,在计算机系统中,外设(如硬盘、网络适配器、音频设备等)与内存之间的数据传输通常需要通过CPU进

    2024年02月04日
    浏览(40)
  • 嵌入式 RS485 Modbus-RTU与TCP/IP协议详细介绍

    目录 TCP/IP协议 RS485 Modbus-RTU协议 TCP/IP是一种网络通信协议,它是互联网的基础。TCP/IP协议是由两个协议组成的,分别是TCP (传输控制协议)和IP (网络协议)。 TCP (Transmission Control Protocol) 传输控制协议 TCP是一种面向连接的协议,它提供可靠的、有序的数据传输服务。 TCP协议通过

    2024年02月13日
    浏览(44)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包