深入浅出AXI协议(2)——通道及信号

这篇具有很好参考价值的文章主要介绍了深入浅出AXI协议(2)——通道及信号。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

一、前言

        在之前的文章中,我们主要介绍了什么是AXI协议,AXI协议的特点与优点,然后对于AXI协议非常重要的五通道结构进行了介绍,了解了5个通道各自的作用。本文我们继续AXI协议的学习,我们将讨论5个通道的具体内容和相对应的信号。这一部分的内容现在对于大家来说可能很难理解,但是没有关系,随着学习的深入,我们会逐步讲解这里面的所有现在,现在只需要把它们当作一个可以查阅的手册,快速阅读有一个基本的印象即可。

二、AXI4全局信号

        AXI具有5个通道,但是有些信号并不属于其中的单一通道,而是属于整个AXI协议,这些信号就是我们讨论的AXI4全局信号。

信号

描述

ACLK

时钟源

全局时钟信号。在全局时钟的上升沿采样所有的信号

ARESETn

复位源

全局复位信号,低电平有效

三、写地址通道及其信号

        我们知道写地址通道的缩写是AW,所以该通道内的所有信号都是以AW开头的。

    信号

描述

AWID[3:0]

主机

写地址ID,这个信号是写地址信号组的ID tag。

AWADDR[31:0]

主机

写地址。写地址信号给出猝发交易的第一个传输地址。相关的控制信号用于确定猝发中剩余传输的地址。

AWLEN[7:0]

主机

猝发长度。给出猝发中准确的传输个数。该信号给出了和地址相关的数据传输个数。

AWSIZE[2:0]

主机

猝发大小。这个信号确定猝发中每个传输的宽度。字节选通来说明需要更新的字节通道。

AWBURST[1:0]

主机

猝发类型。该信息与传输宽度信息一起,表示在猝发过程中,将地址用于每个传输的方法。

AWLOCK[1:0]

主机

锁类型。该信号提供了关于传输原子特性的额外信息(普通和互斥访问)。

AWCACHE[3:0]

主机

Cache类型。这信号指明事务的bufferable、cacheable、write-through、write-back、allocate attributes信息。

AWPROT[2:0]

主机

保护类型。该信号表示交易的普通,特权或安全保护级,以及交易是数据访问还是指令访问。

AWVALID

主机

写地址有效。

1 = 地址和控制信息有效

0 = 地址和控制信息无效

这个信号会一直保持,直到AWREADY变为高。

AWREADY

从机

写地址准备。这个信号用来指明设备已经准备好接受地址和控制信息了。

1 = 设备准备好

0 =  设备没准备好

AWQOS[3:0] 主机 用于每个写交易地址通道上的4位Qos标志符(可作为优先级标志)
AWREGION[3:0] 主机 用于每个写交易通道上的域标识符

四、写数据通道信号及其信号

        我们知道写数据通道的缩写是W,所以该通道内的所有信号都是以W开头的。

信号

描述

WDATA[31:0]

主机

写数据。写数据总线的位宽可以是8,16,32,64,128,256,512和1024位。

WSTRB[3:0]

主机

写选通。WSTRB[n]标示的区间为WDATA[(8*n)+7:(8*n)]

深入浅出AXI协议(2)——通道及信号,AMBA总线协议,fpga开发,arm,zynq,AXI,AMBA

 文章来源地址https://www.toymoban.com/news/detail-673351.html

WLAST

主机

写的最后一个数据。表示猝发的最后一个传输

WVALID

主机

写有效

1 = 写数据和选通有效

0 =  写数据和选通无效

WREADY

从机

写准备。指明从机已经准备好接受数据了

1 = 设备就绪

0 = 设备未就绪

        在AXI3,还有WID信号,表示写ID tag,WID的值必须与AWID的值匹配。

五、写响应通道信号及其信号

        我们知道写响应通道的缩写是B,所以该通道内的所有信号都是以B开头的。

信号

描述

BID[3:0]

从机

响应ID , 这个数值必须与AWID的数值匹配。

BRESP[1:0]

从机

写响应。这个信号指明写事务的状态。可能有的响应:OKAY、EXOKAY、SLVERR、DECERR。

BVALID

从机

写响应有效。

1 = 写响应有效

0 = 写响应无效

BREADY

主机

响应准备。该信号表示主机已经能够接受响应信息。

1 = 主机就绪

0 = 主机未就绪

六、读地址通道信号及其信号

        我们知道读地址通道的缩写是AR,所以该通道内的所有信号都是以AR开头的。

信号

描述

ARID[3:0]

主机

读地址ID。该信号用于读地址信号组的标记

ARADDR[31:0]

主机

读地址。该信号给出读猝发交易的第一个传输地址,只提供猝发的开始地址和控制信号,详细讲述了在猝发的剩余传输中计算地址的方法。

ARLEN[7:0]

主机

猝发长度。该信号给出了猝发中准确的传输个数。该信息给出了与地址相关的数据传输数量。

ARSIZE[2:0]

主机

猝发大小。该信号确定猝发中每个传输的宽度。字节通道选通用来指示需要更新的字节通道。

ARBURST[1:0]

主机

猝发类型。该信号与宽度信息一起,用于在猝发过程中,确定将地址用于每个传输的方法。

ARLOCK[1:0]

主机

锁类型。该信号提供了关于传输原子特性的额外信息(普通和互斥访问)。

ARCACHE[3:0]

主机

Cache类型。该信号提供可缓存传输属性

ARPROT[2:0]

主机

保护类型。该信号提供用于传输的保护单元信息。

ARVALID

主机

读地址有效。信号一直保持,直到ARREADY为高。

1 = 地址和控制信息有效

0 = 地址和控制信息无效

ARREADY

从机

读地址准备。指明从机已经准备好接受数据了。

1 = 设备就绪

0 = 设备未就绪

ARQOS[3:0] 主机 用于每个读交易地址通道上的4位QoS标志位(可作为优先级标志)
ARREGION[3:0] 主机 用于每个读交易地址上的域标志符

七、读数据通道信号

        我们知道读数据通道的缩写是R,所以该通道内的所有信号都是以R开头的。

信号

描述

RID[3:0]

从机

读ID tag。RID的数值必须与ARID的数值匹配。

RDATA[31:0]

从机

读数据。读数据总线可以是8,16,32,64,128,256,512和1024位

RRESP[1:0]

从机

读响应。这个信号指明读传输的状态:OKAY、EXOKAY、SLVERR、DECERR。

RLAST

从机

读事务传送的最后一个数据。

RVALID

从机

读数据有效。

1 = 读数据有效。

0 = 读数据无效。

RREADY

从机

读数据准备。

1 = 主机就绪

0 = 主机未就绪

八、低功耗接口信号

信号

描述

CSYSREQ

CLOCK controller

系统低功耗请求。此信号来自系统时钟控制器,使外围设备进入低功耗状态。

CSYSACK

外围设备

低功耗请求应答。

CACTIVE

外围设备

Clock active

1 = 外围设备时钟请求

0 = 外围设备时钟无请求

 

到了这里,关于深入浅出AXI协议(2)——通道及信号的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • AMBA协议AXI-Stream(协议信号、设计实践)

      AXI-Stream(以下简称AXIS)是AMBA协议的AXI协议三个版本中(AXI4-FULL、AXI4-Lite、AXI4-Stream)最简单的一个协议;是AXI4中定义的面向数据流的协议,常用于对数据流的处理,如: 摄像头 高速AD Xilinx的AXI-DMA模块   在进行SOC设计中需要高速数据传输处理的场合,常常使用AXIS协

    2024年02月06日
    浏览(66)
  • 【ARM AMBA AXI 入门 5 - AXI 协议中的 QoS信号及User信号介绍 】

    请阅读 【ARM AMBA AXI 总线 文章专栏导读】 上一篇:ARM AMBA AXI 入门 4 - AXI 协议中的 Out-of-Order transfer and interleave 介绍 下一篇:ARM AMBA AXI 入门 6 - AXI3 协议中的锁定访问之AxLOCK信号

    2024年02月16日
    浏览(33)
  • 【ARM AMBA AXI 入门 13 -- AXI 协议中 RRESP 信号详细介绍】

    请阅读 【ARM AMBA AXI 总线 文章专栏导读】 在 AXI (Advanced eXtensible Interface) 协议中, RRESP 信号用来表示读取事务的响应状态,它由从设备(Slave)发往主设备(Master)来通知读取操作的完成情况。 RRESP 信号是一个 2 位的编码字段,用于指示读取操作是否成功完成,或者在操作过

    2024年02月04日
    浏览(103)
  • 【ARM AMBA AXI 入门 8 - AXI 协议中 RID/ARID/AWID/WID 信号】

    请阅读 【ARM AMBA AXI 总线 文章专栏导读】 上篇文章:ARM AMBA AXI 入门 7 - AXI 协议中的独占访问 使用背景介绍 下篇文章:ARM AMBA AXI 入门 9 - AXI 总线 AxPROT 与安全之间的关系

    2024年02月15日
    浏览(47)
  • FPGA信号处理系列文章——深入浅出理解多相滤波器

    提示:文章写完后,目录可以自动生成,如何生成可参考右边的帮助文档 多相滤波是,按照相位均匀划分把数字滤波器的系统函数H(z)分解成若干个具有不同相位的组,形成多个分支,在每个分支上实现滤波。 采用多相滤波结构,可利用多个阶数较低的滤波来实现原本阶数较

    2024年02月05日
    浏览(50)
  • 深入浅出 TCP/IP 协议栈

    TCP/IP 协议栈是一系列网络协议的总和,是构成网络通信的核心骨架,它定义了电子设备如何连入因特网,以及数据如何在它们之间进行传输。TCP/IP 协议采用4层结构,分别是 应用层、传输层、网络层和链路层 ,每一层都呼叫它的下一层所提供的协议来完成自己的需求。由于

    2024年02月11日
    浏览(32)
  • 【深入浅出,掌握Aurora协议/接口】FPGA面试技能提升篇

    【深入浅出,掌握Aurora协议/接口】FPGA面试技能提升篇 FPGA是一种可编程逻辑器件,广泛应用于数字电路的设计和实现中。在FPGA的开发过程中,Aurora协议/接口是非常重要的一部分。 Aurora协议/接口是一种高速串行通信协议,可以在FPGA芯片内部不同模块之间传输数据。其具有高

    2024年02月08日
    浏览(35)
  • 【ARM AMBA AXI 入门 11 - AXI 总线 AWCACHE 和 ARCACHE 介绍】

    请阅读 【ARM AMBA AXI 总线 文章专栏导读】 转自:https:

    2024年02月09日
    浏览(40)
  • 【AMBA】ARM总线-APB/AHB/AXI介绍

    什么是总线?首先,在学习AMBA总线之前,我们先对总线下一个定义。根据维基百科的定义:总线(Bus)是指计算机组件间规范化的交换数据(data)的方式,即以一种通用的方式为各组件提供数据传送和控制逻辑。根据chatgpt的解释: 总线(Bus)是计算机中用于传输数据、地址

    2024年02月12日
    浏览(33)
  • 【ARM AMBA AXI 入门 9 - AXI 总线 AxPROT 与安全之间的关系 】

    请阅读 【ARM AMBA AXI 总线 文章专栏导读】 上篇文章:ARM AMBA AXI 入门 8 - AXI 协议中 RID/ARID/AWID/WID 信号 ARMv8 架构中的AXI(Advanced eXtensible Interface)总线与NS(Non-Secure)位密切相关。NS位是指在ARM TrustZone安全扩展中定义的一种状态,用于区分安全和非安全的处理器执行环境。AXI总

    2024年02月11日
    浏览(31)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包