【PCIE系统学习】Gen1/2&Gen3/4 symobl与OrderSet概念对比-Toy模板网

这篇具有很好参考价值的文章主要介绍了【PCIE系统学习】Gen1/2&Gen3/4 symobl与OrderSet概念对比。希望对大家有所帮助。如果存在错误或未考虑完全的地方，请大家不吝赐教，您也可以点击"举报违法"按钮提交疑问。

这个专栏要干的事：学习PCIE理论知识，学会PCIE IP/VIP的使用。可以达到上手做项目，而不是空有理论

适合谁看：正在学习PCIE 设计验证，但学的过于零散。想有对比的系统的学习。
低价收费的目的：抵制胡乱传播转载现象。

版本控制：便于增加内容以及勘误

版本	说明
v20230829	初始版本

1、8B10B/128B130B编码方式

1.1、8b10b

8b10b编码是为了

1.防止锁相环失锁，导致serdes时钟丢失。

2.防止连续相同电平太多，经过电容积分后导致电平漂移

3.能更好的把时钟嵌入到数据中

8b转10b 256情况->1024种情况，

为了保持直流平衡，设计原8b的每种值，都使用两种编码(正负极性)，根据上次发送的最后一个符号的失调来选择其中一个编码，因此需要512个编码。

然而，许多中性失调编码具有相同的值（例如D28.5），因此并非所有512个编码都被使用。

因此，超过一半的可能编码没有被使用，如果接收方看到这些编码，将被视为非法。

除了D数据码。还有一些K控制码: （D码就不写出来了）

【PCIE系统学习】Gen1/2&Gen3/4 symobl与OrderSet概念对比,【数字IC】从实战了解PCIE,pcie,pcie设计,pcie验证,数字ic设计,数字ic验证

D10.3的含义是8B的高三位为d3,低5位为d10。8b码即为:011 01010。

10b编码后的0和1分3种:4个0/6个1，6个0/4个1，5个0/5个1。

【PCIE系统学习】Gen1/2&Gen3/4 symobl与OrderSet概念对比,【数字IC】从实战了解PCIE,pcie,pcie设计,pcie验证,数字ic设计,数字ic验证

10b编码经过并转串之后是低bit先出。如果lane数量不止1条，数据会先布满所有lane。

【PCIE系统学习】Gen1/2&Gen3/4 symobl与OrderSet概念对比,【数字IC】从实战了解PCIE,pcie,pcie设计,pcie验证,数字ic设计,数字ic验证

1.2、128b/130b

说是一种编码，其实更像是一种打包排列。

130bit=128bit symbol + 2bit sync head

这样的130bit称为一个block。其中1symbol=8bit，也就是说在1条lane上接收1个head+16个symbol，也就是接收了1个block。

这样的block有两种类型，分为data block和ordered set block (OS block)

sync head不会被加扰。

【PCIE系统学习】Gen1/2&Gen3/4 symobl与OrderSet概念对比,【数字IC】从实战了解PCIE,pcie,pcie设计,pcie验证,数字ic设计,数字ic验证

2、控制Symbol

PCIE拥有一些控制字符，作为传输的一些标志。

2.1、8b10b

如下8个symbol，每个占一个8b/10b编码

【PCIE系统学习】Gen1/2&Gen3/4 symobl与OrderSet概念对比,【数字IC】从实战了解PCIE,pcie,pcie设计,pcie验证,数字ic设计,数字ic验证

2.2、128b130b

如下5个Token,每个站不同的Byte数量

【PCIE系统学习】Gen1/2&Gen3/4 symobl与OrderSet概念对比,【数字IC】从实战了解PCIE,pcie,pcie设计,pcie验证,数字ic设计,数字ic验证

3、OrderSet

OrderSet 有序集，它不是TLP/DLLP，是用于链路训练，或者是链路电源管理等。

8b10b和128b120b下拥有的OrderSet基本相同，也都是16个Symbol组成。只不过由于编码方式不同，导致表现上会不一样。

【PCIE系统学习】Gen1/2&Gen3/4 symobl与OrderSet概念对比,【数字IC】从实战了解PCIE,pcie,pcie设计,pcie验证,数字ic设计,数字ic验证

4、OrderSet-TS1/TS2

TS1 TS2 作用

训练序列TS，用于初始化位对齐（ initializing bit alignment）、符号对齐（Symbol alignmen）和交换物理层参数（ exchange Physical Layer parameters）的有序集组成。当数据速率为 2.5 GT/s 或 5.0 GT/s 时，Ordered Sets 永远不会被加扰，而是始终采用 8b/10b 编码。当数据速率为 8.0 GT/s 或更高时，使用 128b/130b 编码，需要对其进行加扰。

在进行建链的时候，RP和EP 互相发送TS1、TS2序列，来确定两端的情况，每个序列由16个Symbol 组成每个 Symbol 有着不同的含义。

在物理层的LTSSM状态机中，TS1序列和TS2序列的使用发方法不同，TS1、TS2由16个字符(Symbol)组成;TS1序列作用是检测PCIEe 链路的配置信息，而TS2序列确认TS1序列的检测结果。

TS1 TS2如何认为是连续的

使用 8b/10b 编码时，仅当 Symbol 6 与前一个 TS1 或 TS2 有序集Symbol 6 匹配，对于128/130b 则是TS1或TS2 Symbol 6-9 与之前的Symbol 6-9 相匹配。比如说polling下，TS序列会发1024 个有8个连续的发这么多的原因是害怕有误码。

下面两张图片列出了在8b10b(2.5/5GT)，128b130b(8GT↑)下，TS1/TS2的内容区别。

【PCIE系统学习】Gen1/2&Gen3/4 symobl与OrderSet概念对比,【数字IC】从实战了解PCIE,pcie,pcie设计,pcie验证,数字ic设计,数字ic验证