AXI4协议-Toy模板网

这篇具有很好参考价值的文章主要介绍了AXI4协议。希望对大家有所帮助。如果存在错误或未考虑完全的地方，请大家不吝赐教，您也可以点击"举报违法"按钮提交疑问。

AXI4协议

高性能、高带宽、低延迟的片内总线，较一般总线复杂。
特点：
1）单项通道体系结构：
信息流只以单向传输，减少时钟域间的桥接，减少门数量。在复杂的soc时，减少延时。
2）支持多项数据交换：
多种并发操作，超高数据吞吐量，满足高性能、低功耗的要求。
3）5个独立通道：
写地址通道、写数据通道、写响应通道、读地址通道、读数据通道
其中写地址、写响应、读地址有效周期都是1个cycle。每个通道都可以单独优化
4）灵活性高：
对称的主从接口，支持点对点、多对多的连接，仲裁器实现。

写地址通道

事务信息：突发大小（4/8）、类型（固定、增量、环绕），长度，事务ID（主要用于乱序传输）。
数据信息：地址
控制信息：握手、锁定类型、cache类型、保护类型
	锁定类型AxLOCK：0b0：正常访问；0b1：排他性访问（响应为01，独占访问成功）

写数据通道

控制信息：握手、数据指示信号（last）、数据选通信号（strobe）
数据信息：数据

写响应通道

控制信息：握手
数据信息：4种响应信息
	00：OKAY			常规访问成功
	01：EXOKAY		独占访问成功
	10：SLVERR		从机错误
	11：	DECERR		解码错误

读地址通道

事务信息：突发大小（4/8），类型（固定、增量、环绕），长度，事务ID（主要用于乱序传输）。
数据信息：地址
控制信息：握手、锁定类型、cache类型、保护类型

读响应通道

控制信息：握手
数据信息：4种响应信息（与写响应相同）

通道之间的关系（必须保持的关系）

1）读数据必须总师跟在其数据相关联的地址之后；
2）写响应必须总是更在其相关联的写事务的最后出现（wlast）

握手依赖关系

在下面的图中，单箭头表示非必要条件，双箭头表示必要条件
1）读传输依赖关系
axi4协议,IC设计,服务器,其他,芯片
上图表示必RVALID必须等到ARVALID和ARREADY握手以后才能拉高，开始数据传输。
2）写传输依赖关系
从机必须等待主机的wlast拉高以后，才能将bvalid拉高，但wlast只保持一个周期。

突发传输的规则

1）突发传输的长度
	AxLEN和实际传输的数据个数关系为AxLEN+1=ACT（实际传输transfer个数），这是由于AxLEN指的是无地址的访问transfer个数；
	在不同模式下，突发传输长度也有限制，最常用的为INCR（增量）模式
	FIXED（固定传输）：1-16个transfers；
	INCR（增量传输）：支持1-256个transfers的传输；
	WRAP（环绕传输）：只支持 2、4、8、16个transfers的传输；
注：不能在完成所有数据传输前结束数据传输。
2）传输位宽AxSIZE

AxSIZE[2:0]	Bytes in transfer
0b000	1 Byte
0b001	2 Bytes
0b010	4 Bytes
0b011	8 Bytes
0b100	16 Bytes
0b101	32 Bytes
0b110	64 Bytes
0b111	128 Bytes

3）突发类型
FIXED：burst中所有数据都使用起始地址。
	适合对某个固定地址进行多次数据更新，类似于FIFO。
INCR：后续数据的地址在起始地址的基础上进行递增，递增幅度与SIZE和LENGTH相关。
WRAP：类似于INCR，在WRAP中，地址将根据SIZE先进行地址对齐的操作，
	然后从起始地址开始根据SIZE进行递增，但达到地址上限以后，地址将回转到地址下界。

AXI4的其他协议

接口类型	Feature
AXI4	面向高性能通信需求的地址\数据接口，最大支持256 transfers
AXI-lite	轻量级地址\数据接口，地址\数据在同一拍传输
AXI4-stream	面向无地址的高速数据传输，只支持无限制的突发传输

乱序传输\间插

Outstanding：master不比等待数据传输完成，即可开始下次地址操作，针对多个从设备多次访问；
Out-of_Order（乱序）：不同ID的指令，可以乱序完成，针对多个从设备；
Interleaving（间插）：乱序传输时不同ID之间的数据可以内插，但每个ID的数据要顺序传输，针对多个从设备。
axi4协议,IC设计,服务器,其他,芯片
由于AXI4取消了WID，故写数据通道不支持乱序传输和间插