独热码转二进制码(含代码)

这篇具有很好参考价值的文章主要介绍了独热码转二进制码(含代码)。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

目录

1、什么是独热码

2、转换原理

 3、c代码


1、什么是独热码

独热码( one-hot code)直观来说就是有多少个状态就有多少比特,而且只有一个比特为1,其他全为0

其表示方法如下表所示

十进制 二进制 独热码
0 000 00000001
1 001 00000010
2 010 00000100
3 011 00001000
4 100 00010000
5 101 00100000
6 110 01000000
7 111 10000000

2、转换原理

独热码转二进制,fpga开发,c++,c语言

 对于独热码,若想表示十进制数x,则第x位为“1”,其他位为“0”

而二进制码,以3bit数为例,其值用十进制表示为:x。

若x>=4(2^2),则对于第2位,值为“1”,否则为0;x>=(2^2)

若(x-4)>=2,则对于第1位,值为“1”,否则为0;(x-(2^2))>=(2^1)

若(x-4-2)>=1,则对于第0位,值为“1”,否则为0;(x-(2^2)-(2^1))>=(2^0)

 3、c代码

#include <stdio.h>
#include <math.h>

int main(void) {
    int i,j,k,x,y,z;
    int or_bit[4][16];
    int bin_code[4];
    int true_one_hot_code[16] = {0,0,0,0,0,0,0,0,0,0,0,0,0,0,1,0};
for(i=0;i<4;i=i+1) {
        for(k=0;k<16;k=k+1) {
            z= pow(2,i+1);
            x = k % z;
            y = pow(2,i);
            if(x<y) {
                or_bit[i][k] = true_one_hot_code[15-k];
            }
            else{
                or_bit[i][k] = 0;
            }
        }
        bin_code[i] = (or_bit[i][0] | or_bit[i][1] | or_bit[i][2] | or_bit[i][3] | or_bit[i][4] | or_bit[i][5] | or_bit[i][6] | or_bit[i][7] | or_bit[i][8] | or_bit[i][9] | or_bit[i][10] | or_bit[i][11] | or_bit[i][12] | or_bit[i][13] | or_bit[i][14] | or_bit[i][15]);
        printf("bin_code[%d] = %d \n",i,bin_code[i]);
}

    return 0;
}

其中true_one_hot_code为16bit独热码,最右侧为第0bit

bin_code为二进制码文章来源地址https://www.toymoban.com/news/detail-696773.html

到了这里,关于独热码转二进制码(含代码)的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • FPGA实现二进制转BCD码

    bcd码:以4bit二进制码表示一个十进制码 例如,432(d) = 0100-0011-0010(bcd) 这里具体的判断方法为:(满5)加3法 二进制位宽为W,则BCD位宽只需要(W + (W - 4) / 3+1)位 FPGA Verilog实现二进制转BCD码 二进制数转换成BCD码的Verilog实现 modelsim仿真验证 至此,结束

    2024年02月13日
    浏览(60)
  • FPGA中有限状态机的状态编码采用格雷码还是独热码?

            有限状态机是由寄存器组和组合逻辑构成的硬件时序电路,其状态(即由寄存器组的1和0的组合状态所构成的有限个状态)只可能在同一时钟跳变沿的情况下才能从一个状态转向另一个状态,究竟转向哪一状态还是留在原状态不但取决于各个输入值,还取决于当前

    2024年02月05日
    浏览(78)
  • 【FPGA仿真】Matlab生成二进制、十六进制的txt数据以及Vivado读取二进制、十六进制数据并将结果以txt格式保存

    在使用Vivado软件进行Verilog程序仿真时可能需要对模块输入仿真的数据,因此我们需要一个产生数据的方法(二进制或者十六进制的数据),Matlab软件是一个很好的工具,当然你也可以使用VS等工具。 以下分别给出了使用Matlab模拟产生二进制和十六进制数据的例子,例子仅供参

    2024年02月01日
    浏览(61)
  • FPGA自学之路12(二进制转换8421bcd码)

    如图所示,先看原理。1110_1010对应的十进制是3位,所以bcd码有12位。先12位bcd全部取0,然后二进制码左移一位,从个位开始判断是否大于4,不大于4继续左移。大于4就加3(0011),然后再左移一位,然后再进行判断,直至所有二进制码全部左移完。 框图如下 这里输入的二进制码

    2024年02月11日
    浏览(54)
  • FPGA 学习笔记:Vivado simulation 仿真波形二进制显示

    最近在学习FPGA,发现除了烧写到FPGA上验证功能,最有效的方式就是软件仿真 软件仿真:simulation,就像是模拟器一样,写好测试用例,然后看是否可以输出想要的结果,用于验证FPGA逻辑的准确性 当前仿真成功后,还是需要真机实测验证 当前安装了好几个版本的Vivado ,当然

    2024年02月12日
    浏览(57)
  • FPGA——verilog实现格雷码与二进制的转换

    格雷码是一种循环二进制码或者叫作反射二进制码。跨时钟域会产生亚稳态问题(CDC问题):从时钟域A过来的信号难以满足时钟域B中触发器的建立时间和保持时间,输入与clk的变化不同步而导致了亚稳态。此时触发器输出端Q在有效时钟沿之后比较长的一段时间处于不确定的

    2024年02月15日
    浏览(59)
  • 【FPGA】Verilog:二进制并行加法器 | 超前进位 | 实现 4 位二进制并行加法器和减法器 | MSI/LSI 运算电路

    0x00 并行加法器和减法器 如果我们要对 4 位加法器和减法器进行关于二进制并行运算功能,可以通过将加法器和减法器以 N 个并行连接的方式,创建一个执行 N 位加法和减法运算的电路。 4 位二进制并行加法器 4 位二进制并行减法器

    2024年02月05日
    浏览(58)
  • 代码训练LeetCode(12)二进制求和

    Author: Once Day Date: 2024年3月14日 一位热衷于Linux学习和开发的菜鸟,试图谱写一场冒险之旅,也许终点只是一场白日梦… 漫漫长路,有人对你微笑过嘛… 全系列文章可参考专栏: 十年代码训练_Once-Day的博客-CSDN博客 参考文章: 67. 二进制求和 - 力扣(LeetCode) 力扣 (LeetCode) 全球极

    2024年03月20日
    浏览(50)
  • [FPGA]用Verilog写一个简单三位二进制加法器和减法器

    加法器和减法器是数字电路中的基本组件,它们可以对二进制数进行算术运算。加法器可以将两个或多个二进制数相加,得到一个和和一个进位。减法器可以将两个二进制数相减,得到一个差和一个借位。加法器和减法器可以用来实现更高级的运算,例如乘法、除法、移位等

    2024年02月04日
    浏览(45)
  • 代码训练LeetCode(13)颠倒二进制位

    代码训练(13)LeetCode之颠倒二进制位 Author: Once Day Date: 2024年4月9日 漫漫长路,才刚刚开始… 全系列文章可参考专栏: 十年代码训练_Once-Day的博客-CSDN博客 参考文章: 190. 颠倒二进制位 - 力扣(LeetCode) 力扣 (LeetCode) 全球极客挚爱的技术成长平台 1. 原题 颠倒给定的 32 位无符号整

    2024年04月27日
    浏览(47)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包