小白Cadence学习笔记<2> (Allegro & Design entry CIS & Pad_design)

这篇具有很好参考价值的文章主要介绍了小白Cadence学习笔记<2> (Allegro & Design entry CIS & Pad_design)。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

上一节分享了学习Cadence的文件夹设置以及简单的元器件绘制,今天继续分享下常见元器件的绘制以及简单原理图的设计。

在分享干货之前关于原理图先说点别的,画原理图的本质就是连接器件,每个元器件或多或少都有若干个引脚,所以想要没有大错误就是要保证我们的每一根线连接对。至于你的元器件画的形状,其实都是次要的。

一个原理图中比较常见的就是各种IC(芯片),右键library1点击New part创建新的元器件。

弹出的窗口中重点是第一行的name项,第二行的位号(这里是U,一般用来表示IC),第三行是封装我们先不填。

不知道封装的小伙伴这里讲一下,我们上一节画的二极管符号只是一个标识,最终我们是要画出一个实物的板子出来,封装就像元器件的衣服,它表示了这个二极管具体的大小信息,是为了之后画PCB准备的。        

cadence原理图栅格大小设置,学习,嵌入式硬件,pcb工艺,单片机,硬件工程cadence原理图栅格大小设置,学习,嵌入式硬件,pcb工艺,单片机,硬件工程

 这里我画的是一个快充芯片IP6537,芯片就是一个矩形加引脚,画之前先规划好矩形的大小,已知它是正方形,每个边有六个引脚,所以如果你的引脚间距是2个栅格的话,那么边长可以是14格。格点看不清的话,可以设置栅格的图案为线型。

栅格设置方法:点击菜单栏options>preference,选择第二栏grid display(如下图),左边是设置原理图栅格的,右边是设置我们现在画元器件时的栅格的,所以我们把右边的栅格类型选为Lines,点击“确定”关闭窗口。

cadence原理图栅格大小设置,学习,嵌入式硬件,pcb工艺,单片机,硬件工程

 然后点击下图选项,放置引脚列,在弹出的框中如右图所示设置,里面主要看左边这五个框框,起始引脚的名字,引脚号,引脚数量,相邻引脚号的增加量,引脚间距(这里是两个栅格)。

cadence原理图栅格大小设置,学习,嵌入式硬件,pcb工艺,单片机,硬件工程cadence原理图栅格大小设置,学习,嵌入式硬件,pcb工艺,单片机,硬件工程

 画的时候,按照元器件手册给的样式去画,我这里是从左边开始逆时针去画,最后如下图:

cadence原理图栅格大小设置,学习,嵌入式硬件,pcb工艺,单片机,硬件工程

 器件的位号“U?”和值“Value”是可以调整位置的 ,画引脚时也可以用右边工具栏的引脚工具画,如图所示,只不过要一个一个引脚慢慢画,速度会慢一点。

cadence原理图栅格大小设置,学习,嵌入式硬件,pcb工艺,单片机,硬件工程,这样画是一个一个地画,比较慢一点。

画完之后右键点击如图位置保存关闭,如下图。

cadence原理图栅格大小设置,学习,嵌入式硬件,pcb工艺,单片机,硬件工程

 这样我们的元器件库里面就多了一个IC:

cadence原理图栅格大小设置,学习,嵌入式硬件,pcb工艺,单片机,硬件工程

接下来的工作你可以先把你设计好的原理图里面所有元器件的符号画到我们这个元器件库里面,也可以先直接画原理图,遇到一个新的器件就在库里面边画边添加。

那我直接开始画原理图,双击打开我们的PAGE1,点击右边的这个工具(用来放置元器件),

 cadence原理图栅格大小设置,学习,嵌入式硬件,pcb工艺,单片机,硬件工程

 然后右边会弹出如下窗口,选中的蓝色部分就是我们的元器件库LIBRARY1,选中后上方就会出现我们画好的元器件,点击这个元器件就可以放置了。

另外,红框里面的两个按钮一个是添加库的,一个是删除库的,添加库就可以把别人的Cadence元器件库添加进来,省的自己画了。

cadence原理图栅格大小设置,学习,嵌入式硬件,pcb工艺,单片机,硬件工程

 双击元器件IP6537,拖到左边进行放置,然后右键选中如图所示进行取消继续放置(也可以用快捷键esc)。

cadence原理图栅格大小设置,学习,嵌入式硬件,pcb工艺,单片机,硬件工程

 然后一个接一个把元器件放置进去,或者边放边连线,过程中主要用到的操作基本都在右边工具栏里面,经常用到的可能也就4个,如图所示:

cadence原理图栅格大小设置,学习,嵌入式硬件,pcb工艺,单片机,硬件工程

1:连线用的,连线时注意区分引脚(红色)和导线(白色)的颜色。

2:给连线设置网络标号,说白了就是给这根导线取一个名字。

点击后出现如下窗口:

cadence原理图栅格大小设置,学习,嵌入式硬件,pcb工艺,单片机,硬件工程

 主要设置好第一个框的名称就好了,点击OK。把它拖到一根导线的旁边贴紧放置,如图:

cadence原理图栅格大小设置,学习,嵌入式硬件,pcb工艺,单片机,硬件工程

然后这条线的名字就是USB_CC了,当你想把另外一条线连接到13引脚时,就可以给另一条线添加一个名字为USB_CC的网络标号,那么这两根线就算连接到一起了,即时看起来好像没有连接起来。这个也许就是网络标号最常用的功能了。

cadence原理图栅格大小设置,学习,嵌入式硬件,pcb工艺,单片机,硬件工程

3:这里有电源的符号

4:这里有地的符号

电源和地的符号怎么 选其实问题不大,只是一个外观样式的区别,并不影响我们电路的实际功能。

之后,一个一个元器件慢慢放置,一根一根导线慢慢连接,一个一个元器件慢慢往库里面添加,最后你就会得到一张原理图,下面这个是我画的一个示例原理图。

 cadence原理图栅格大小设置,学习,嵌入式硬件,pcb工艺,单片机,硬件工程

 到这里为止,我们已经可以画完一个简单的原理图了,但其实关于原理图的知识还是不少,我们下一节继续分享,尽量做到小白友好。文章来源地址https://www.toymoban.com/news/detail-699328.html

到了这里,关于小白Cadence学习笔记<2> (Allegro & Design entry CIS & Pad_design)的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • 解决Cadence 17.4软件无法启动,capture cis启动缓慢,打开项目缓慢,allegro 打开程序未响应(即使微软拼音切换兼容模式也无法解决的情况)

    该问题并非和谐软件的问题 而是Cadence 授权验证机制导致,正常情况如果刚安装完的新系统不会出现,单很多情况下工程师使用的电脑有多网卡或多虚拟网卡 导致软件难以访问授权端口,至使软件无法正常启动 解决方案: 在高级网络设置里,先禁用掉所有网卡,然后从本地

    2024年02月17日
    浏览(131)
  • Cadence Allegro 17.4学习记录开始04-制作封装STM32为例

    根据元器件的规格书,找到封装图片,分析资料 制作焊盘需要记住管脚补偿: 凡亿的资料有介绍: 这个STM32的封装有有个焊盘需要制作,都是表贴焊盘: 第一;选择单位 第二:选择焊盘种类和形状 第三:设置正规则焊盘的大小,热风焊盘和隔离焊盘是负片层才使用的,可以

    2024年02月12日
    浏览(50)
  • Cadence OrCAD Capture CIS库管理专题

      🏡《总目录》   🏡《宝典目录》      CIS库可以将元器件的OLB库和其他比较繁琐的参数信息,开发文档,仿真模型等使用数据库进行管理,以更方便硬件选型设计仿真和后期的物料采购及PCBA加工。本专题详述CIS库的搭建和使用方法。为方便查阅,大家直接点击

    2024年02月16日
    浏览(40)
  • Cadence CIS 元件数据库的配置方法

    步骤1:配置mdb文件(数据源文件) 配置mdb文件前,需要把数据用access导入excel数据,按照如下例子生成一个mdb文件,然后保存在一个位置 在电脑上找到“ODBC Data Sources (32-bit)”,可能里面还有个“ODBC Data Sources (64-bit)”,实测即便是64位系统,选择32-bit的就可以。 打开ODBC D

    2024年02月09日
    浏览(49)
  • Cadence Allegro 17.4学习记录开始28-PCB Editor 17.4软件PCB中蛇形等长规则添加和设置

    Allegro中设置等长有三种方法: 直接等长法,模型添加法,pin Pair添加法 只能用于点对点等长 第一、选择命令 第二,进入设置界面 需要点对点等长的线,需要创建一个Group, 然后选择需要等长的线,点击右键,直接创建,Match Group 第三、设置一个名称,方便记住,看懂,点

    2024年02月16日
    浏览(63)
  • Cadence Allegro 17.4学习记录开始32-PCB Editor 17.4软件PCB中Mark点,工艺边,阻抗和工艺相关文件

    对于拼板的PCB板卡来说,每个单板上可以不添加Mark点,Mark点加在工艺边上即可; TOP面跟Bottom面都有贴片元器件的情况下,两面都需要添加Mark点; 单板上所添加的Mark点的中心点距离板边的距离尽量保证至少3mm; 为了保证印刷和贴片的识别效果,Mark点范围内尽量没有焊盘、

    2024年02月13日
    浏览(48)
  • 04、Cadence使用记录之器件连接的连线、网络、总线、差分(OrCAD Capture CIS)

    前置教程: 01、Cadence使用记录之新建工程与基础操作(原理图绘制:OrCAD Capture CIS) 02、Cadence使用记录之创建元器件—原理图和封装(OrCAD Capture CIS) 03、Cadence使用记录之超多引脚元器件的快速创建方法(OrCAD Capture CIS) 非常简单的连线技巧,点击Place里面的Wire就能连起来了

    2024年02月08日
    浏览(54)
  • 02、Cadence使用记录之创建元器件---原理图和封装(OrCAD Capture CIS)

    参考的教程是B站的视频:allegro软件入门视频教程全集100讲 前置教程: ## 01、Cadence使用记录之新建工程与基础操作(原理图绘制:OrCAD Capture CIS) 这边作为示例,使用TPS450作为要绘制的原理图器件,其基本的Symbol可以参考器件手册TPS5450 : 打开前置教程中创建的工程,先选中

    2024年02月06日
    浏览(73)
  • Cadence&Allegro随记02

    WARNING(ORCAP-1600): Net has fewer than two connections XXX WARNING(ORCAP-1611): Two nets in same schematic have the same name, but there is no off-page connector XXX WARNING(ORCAP-36006): Part Name “EL3H7-G_4PIN_SOP-4_L4_4-W2_8-P1_27-LS7_0-TL_EL3H7-G_4PIN” is renamed to “EL3H7-G_4PIN_SOP-4_L4_4-W2_8-P1”. ERROR(SPMHGE-82): Pin numbers do not match be

    2024年02月04日
    浏览(42)
  • Cadence Allegro

    单位换算:1mil = 0.0254mm,1mm约等于39.37mil,mil单位较小,我们一般保留2位小数即可。     制作过孔Via流程如下:       在 Hole type 下拉框中选择钻孔的类型。 有如下三种选择: Circle Drill: 圆形钻孔;  Oval Slot: 椭圆形孔; Rectangle Slot: 矩形孔。 在 Plating 中可选择孔的属性

    2024年02月06日
    浏览(42)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包