UART 通信-使用VIO进行板级验证

这篇具有很好参考价值的文章主要介绍了UART 通信-使用VIO进行板级验证。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

串口系列知识分享:
(1)串口通信实现-串口发送
(2)串口通信发送多字节数据
(3)串口通信实现-串口接收
(4)UART 通信-使用VIO进行板级验证
(5)串口接收-控制LED闪烁
(6)使用串口发送实现ACX720开发板时钟显示
(7)串口发送+RAM+VGA传图


前言

本章将学习 UART 通信的原理及其硬件电路设计,并使用 FPGA 来实现 UART 通信中的数据发送和接收部分设计。在仿真验证时除进行正常的功能仿真以外,还将在 Vivado 中使用
Virtual Input/Output(VIO)工具进行板级验证,具体方法是:通过 VIO 输入需要通过串口发送出去的数据,并且控制 FPGA 将待发送的数据发送出去,并在串口助手中查看 PC 端接收到的数据。
提示:以下是本篇文章正文内容,下面案例可供参考

一、uart串口协议(串口发送)

此部分将介绍uart串口协议(串口发送)的verilog实现和testbench的编写,具体原理参考串口发送述,这里直接展示代码:文章来源地址https://www.toymoban.com/news/detail-701059.html

1.verilog实现

`timescale 1ns / 1ps
//

// Create Date: 2023/09/01 15:30:48
// Design Name: 
// Module Name: uart_tx
// Tool Versions:Vivado 2018.3
//Name : 小王在努力...
// Revision 0.01 - File Created
// Additional Comments:
// 
//


module uart_tx(
   
   
    input clk,
    input reset_n,
	input send_go,
	input [7:0] input_data,
	input [1:0]Band,
	output reg send_en,
	output reg tx_data,
	output reg tx_done

    );
	
	
	
	
	
	
	reg [15:0]Band_set;
	reg [7:0]input_data_1,input_data_2;	
	
    reg [16:0]	Band_cnt;
	reg [3:0] Band_num;	
	
	
	
	
	
	
	//选择波特率
	
	always @ (posedge clk or negedge reset_n)
		if(!reset_n)
			Band_set <= 16'd433;
		else begin
		     case(Band)
				0:Band_set <= 16'd5270;
				1:Band_set <= 16'd433;
				default:Band_set <= 16'd5270;
			 endcase
		
		    end
			
	
	//数据寄存防止亚稳态		
	always @ (posedge clk or negedge reset_n)
		if(!reset_n)
			begin
				input_data_1 <= 0;
				input_data_2 <= 0;
			end
		else
			begin
				input_data_2 <= input_data;
				input_data_1 <= input_data_2;
		   end 
		   
		   
	//产生起始信号	   
	always @ (posedge clk or negedge reset_n)
		if(!reset_n)	
			send_en <= 0;
		else if(send_go)
			send_en <= 1;
		else if(Band_num == 10)
			send_en <= 0;
		else	
			send_en <= send_en;
			
    //计数波特率
	always @ (posedge clk or negedge reset_n)
		if(!reset_n)	
			Band_cnt <= 0;
		else if(send_en)
			  begin
					if(Band_cnt >= Band_set)
						Band_cnt <= 0;
					else	
						Band_cnt <= Band_cnt + 1;
			  end
		else
			Band_cnt <= 0;
		
		
	
	always @ (posedge clk or negedge reset_n)
		if(!reset_n)
			Band_num <= 0;
		else if(send_en)
			begin
				if (Band_num == 10)
					   Band_num <= 0;
				else if(Band_cnt == Band_set)
					   Band_num <= Band_num + 1;
				else	
					   Band_num <= Band_num;
			end
			
		else
			Band_num <= 0;
	
	
	
	//产生输出结果		
	always @ (posedge clk or negedge reset_n)
		if(!reset_n)		
			tx_data <= 1;
		else if(send_en)
			begin
				case(Band_num)
				    0:tx_data <= 0;
					1:tx_data <= input_data_1[0];
					2:tx_data <= input_data_1[1];
					3:tx_data <= input_data_1[2];
					4:tx_data <= input_data_1[3];
					5:tx_data <= input_data_1[4];
					6:tx_data <= input_data_1[

到了这里,关于UART 通信-使用VIO进行板级验证的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • 【FPGA】UART串口通信---基于FIFO

    我们在上一章完成了UART串口通信的收发模块,这一章我们将FIFO引入进来,使用FIFO进行缓存数据,来连接串口通信的收发模块 FIFO即First In First Out,是一种先进先出数据存储、缓冲器,我们知道一般的存储器是用外部的读写地址来进行读写,而FIFO这种存储器的结构并不需要外

    2023年04月14日
    浏览(85)
  • 【FPGA学习】状态机实现UART通信

      在之前的文章中【FPGA学习】实例一、Cyclone IV串口通信(RS232)我们已经能够采用波形图的方法,实现9600bps的Uart通信。近期笔者在整理了状态机和计数器组合的设计方法以后,对状态机的设计又有了新的感悟和体会,所以又把经典的RS232协议拉出来当状态机的例子练手了哈哈

    2023年04月11日
    浏览(42)
  • 详解UART通信协议以及FPGA实现

      从《浅谈UART,TTL,RS-232,RS-485的区别》这篇文章,我们知道了UART是一种串行、异步、全双工的通信协议,属于协议层;传输过程一般采用RS-232,RS-485电平标准,将所需传输的数据一位接一位地传输;整体传输框架如下:   串口通信由发送端和接收端构成,两根信号线

    2024年04月28日
    浏览(39)
  • FPGA实现UART通信(1)---发送数据

    1、基本概念 通用异步收发传输器,是一种异步收发传输器,在发送数据通过将并行数据转换成串行数据进行传输,在接收数据时将串行数据转换成并行数据。 串行通信分为同步串行通信和异步串行通信。同步串行通信即需要时钟的参与,通信双方需要在同一时钟的控制下,

    2024年02月04日
    浏览(45)
  • 【FPGA】UART串口通信——奇偶校验实现

    奇偶校验位是基于uart的数据上进行一个判断 奇校验:数据1个数为奇时,校验为0,反之为1 偶校验:数据0个数为偶时,校验为0,反之为1 Uart回环在之前已经实现,现在需要基于uart增加一个奇偶校验位的需求 uart及代码:https://blog.csdn.net/weixin_59150966/article/details/128005066?spm=10

    2024年02月11日
    浏览(42)
  • FPGA串行通信(UART,IIC,SPI)

    此篇为学习正点原子FPGA课程总结 串行/并行通信 串行通信即收发双方通过单根线进行数据传输,发送方有并转串逻辑,接收方有串转并逻辑。优点是占用IO少,成本低,缺点是速率低。 并行通信一次用多根数据线传输。优点是速度快,缺点是占用IO多,成本高。 单工/半双工

    2024年02月04日
    浏览(54)
  • FPGA与STM32之间的UART通信实验

    目录 1.UART串口介绍 2.实验任务 3.FPGA代码 4.STM32代码 5.总结         UART是一种采用异步串行方式的通用异步收发传输器,在发送数据时将并行数据转换成串行数据来传输,在接收数据时将接收到的串行数据转换成并行数据。         UART串口通信需要两根信号线来实现,

    2024年02月13日
    浏览(46)
  • (五)零基础学懂FPGA中的串口通信(UART)

    此篇为专栏 《FPGA学习笔记》 的第五篇,记录我的学习FPGA的一些开发过程和心得感悟,刚接触FPGA的朋友们可以先去此专栏置顶 《FPGA零基础入门学习路线》来做最基础的扫盲。 本篇内容基于笔者实际开发过程和正点原子资料撰写,将会详细讲解此FPGA实验的全流程, 诚挚 地

    2024年02月04日
    浏览(52)
  • 孩子都能学会的FPGA:第十课——UART通信增加CRC校验

    (原创声明:该文是 作者的原创 ,面向对象是 FPGA入门者 ,后续会有进阶的高级教程。宗旨是 让每个想做FPGA的人轻松入门 , 作者不光让大家知其然,还要让大家知其所以然 !每个工程作者都搭建了全自动化的仿真环境,只需要双击 top_tb.bat 文件就可以完成整个的仿真(前

    2024年02月05日
    浏览(50)
  • FPGA协议篇:UART通信及Verilog最易懂实现方式/通用于任何工程/带握手信号 ----UART_TX

            UART(Universal Asynchronous Receiver/Transmitter)是一种通用的 异步收发传输协议 ,用于在计算机系统和外部设备之间进行串行数据传输。UART 协议定义了数据的传输格式和通信规则,使得不同设备之间能够进行可靠的数据交换。 首先先把设计代码放到这里: UART_TX完整代

    2024年03月27日
    浏览(52)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包