FPGA学习:TMDS协议编码与解码测试

这篇具有很好参考价值的文章主要介绍了FPGA学习:TMDS协议编码与解码测试。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

        TMDS协议是当下很重的一个视频传输协议,DVI以及HDMI均采用该协议进行视频数据的转化和传输。

        TMDS编码部分如下:tmds协议,fpga,fpga开发,学习tmds协议,fpga,fpga开发,学习

 通过该模块可将8bit视频像素数据转为10bit。具体的转化流程图可自行搜索,算法并不复杂。

Testbench:

`timescale 1ns / 1ps
//
module tb;

// encoder1 Parameters
parameter PERIOD = 10            ;
parameter CTRL3  = 10'b0010101010;

// encoder1 Inputs
reg   [7:0]  Blue_in                       = 0 ;
reg   sys_clk                              = 0 ;
reg   sys_rst                              = 0 ;
reg   de                                   = 0 ;
reg   hsync                                = 0 ;
reg   vsync                                = 0 ;

// encoder1 Outputs
wire  [9:0]  Blue_out                      ;
encoder encoderu0(
    .Blue_in ( Blue_in ),
    .sys_clk ( sys_clk ),
    .sys_rst ( sys_rst ),
    .de      ( de      ),
    .hsync   ( hsync   ),
    .vsync   ( vsync   ),
    .Blue_out  ( Blue_out  )
);

initial
begin
  Blue_in = 8'b10110101;
  de = 1'b1;
  hsync = 1'b1;
  vsync = 1'b1;
end
initial
begin
    forever #(PERIOD/2)  sys_clk=~sys_clk;
end

initial
begin
    #(PERIOD*2) sys_rst  =  1;
end
endmodule

tmds协议,fpga,fpga开发,学习

这里的输入信号是8‘b10110101,在后续的解码部分可以进行对照 。

解码部分RTL:

tmds协议,fpga,fpga开发,学习

 Testbench:

`timescale 1ns / 1ps
//
module tb;

// jiema Parameters
parameter PERIOD  = 10;


// jiema Inputs
reg   sys_clk                              = 0 ;
reg   sys_rst                              = 0 ;
reg   [9:0]  Blue_out                      = 0 ;

// jiema Outputs
wire  [7:0]  data                          ;


initial
begin
    Blue_out = 10'b1011000110;
    forever #(PERIOD/2)  sys_clk=~sys_clk;
end

initial
begin
    #(PERIOD/2) sys_rst  =  1;
end

jiema  u_jiema (
    .sys_clk                 ( sys_clk         ),
    .sys_rst                 ( sys_rst         ),
    .Blue_out                ( Blue_out  [9:0] ),

    .data                    ( data      [7:0] )
);

initial
begin

    $finish;
end

endmodule

解码后仿真波形图如下:

tmds协议,fpga,fpga开发,学习

 可以看到解码后的数据data=8'b10110101,与最初的输入数据保持一致。(发csdn就是想记录自己的学习进程,大佬勿喷)。文章来源地址https://www.toymoban.com/news/detail-706764.html

到了这里,关于FPGA学习:TMDS协议编码与解码测试的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • 【两周学会FPGA】从0到1学习紫光同创FPGA开发|盘古PGL22G开发板学习之DDR3 IP简单读写测试(六)

    本原创教程由深圳市小眼睛科技有限公司创作,版权归本公司所有,如需转载,需授权并注明出处 适用于板卡型号: 紫光同创PGL22G开发平台(盘古22K) 一:盘古22K开发板(紫光同创PGL22G开发平台)简介 盘古22K开发板是基于紫光同创Logos系列PGL22G芯片设计的一款FPGA开发板,全

    2024年01月23日
    浏览(66)
  • 53、RK3588测试视频编解码和 POE OAK Camera编码结合开发

    基本思想:一直想学rk3588的视频编解码,奈何没有设备,最近获得机会,利用空闲时间好好研究一番,正好手中的深度相机oak camera支持视频编码,逐想用软解编码和瑞芯微的mpp硬解码去走一波,本实验使用的poe-rj45接口和usb低电压接口测试 测试数据

    2024年02月06日
    浏览(87)
  • 【FPGA开发】HDMI通信协议解析及FPGA实现

      笔者在这里使用的开发板是正点原子的达芬奇开发板,FPGA型号为XC7A35TFGG484-2。参考的课程是正点原子的课程手把手教你学达芬奇达芬奇Pro之FPGA开发篇。   HDMI,全称为High Definition Multimedia Interface,即高清多媒体接口。它不仅可以传输视频信号,还可以传输音频信号。上

    2024年02月21日
    浏览(48)
  • FPGA高端项目:解码索尼IMX327 MIPI相机+图像缩放+HDMI输出,提供开发板+工程源码+技术支持

    FPGA高端项目:解码索尼IMX327 MIPI相机+图像缩放+HDMI输出,提供开发板+工程源码+技术支持 FPGA图像采集领域目前协议最复杂、技术难度最高之一的应该就是MIPI协议了,MIPI解码难度之高,令无数英雄竞折腰,以至于Xilinx官方不得不推出专用的IP核供开发者使用,不然太高端的操

    2024年04月14日
    浏览(132)
  • FPGA高端项目:解码索尼IMX327 MIPI相机+2路视频融合叠加,提供开发板+工程源码+技术支持

    FPGA高端项目:解码索尼IMX327 MIPI相机+2路视频融合叠加,提供开发板+工程源码+技术支持 FPGA图像采集领域目前协议最复杂、技术难度最高之一的应该就是MIPI协议了,MIPI解码难度之高,令无数英雄竞折腰,以至于Xilinx官方不得不推出专用的IP核供开发者使用,不然太高端的操作

    2024年04月15日
    浏览(67)
  • FPGA高端项目:解码索尼IMX327 MIPI相机+图像缩放+视频拼接+HDMI输出,提供开发板+工程源码+技术支持

    FPGA高端项目:解码索尼IMX327 MIPI相机+图像缩放+视频拼接+HDMI输出,提供开发板+工程源码+技术支持 FPGA图像采集领域目前协议最复杂、技术难度最高之一的应该就是MIPI协议了,MIPI解码难度之高,令无数英雄竞折腰,以至于Xilinx官方不得不推出专用的IP核供开发者使用,不然太

    2024年04月08日
    浏览(60)
  • FPGA开发(4)——AXI_LITE总线协议

    对于axi总线的学习我主要是参考了赛灵思的ug1037文档以及arm的INI0022D手册,对其中的内容做了总结。 AXI是amba总线的一种,包含三种,axi full、axi lite和axi stream。 AXI工作:axi接口包含了五组通道,分别是读地址、写地址、读数据、写数据以及写响应。数据可以在主机和从机中双

    2024年01月16日
    浏览(53)
  • FPGA实现 12G-SDI 视频编解码,支持4K60帧,提供2套工程源码+开发板+技术支持

    FPGA实现 12G-SDI 视频编解码,支持4K60帧,提供2套工程源码+开发板+技术支持 Xilinx系列FPGA实现12G-SDI视频编解码目前有两种方案: 一是使用Xilinx 7系列FPGA的GT高速接口解串+SMPTE UHD-SDI编解码,这种方案的优点是对FPGA型号要求较低,价格便宜,普通的GTX就能满足要求,缺点是灵活

    2024年04月26日
    浏览(43)
  • FPGA开发-ddr测试

    文章目录 概要 整体架构流程 技术名词解释 技术细节 小结 提示:这里可以添加技术概要 例如: 本文以米联科开发板为例,介绍ddr测试相关例程。 提示:这里可以添加技术整体架构 提示:这里可以添加技术名词解释 例如: app _addr:表示正在提交给用户界面的请求的地址。聚

    2024年02月08日
    浏览(41)
  • 学习FPGA之四:FPGA开发方法

            FPGA是一个很特殊的芯片,可能在2个月前,我还对它一无所知。我们熟知的芯片都是CPU,GPU,或者知道ASIC的概念。但实际上,FPGA已经走过了30个年头,它目前已经成为一个包含各种先进电路,逻辑单元,接口,芯片封装,制造等技术的“集大成者”。在硬件不断发

    2024年02月06日
    浏览(55)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包