项目场景：
vivado2021.2版本
问题描述
用vivado将原来的工程另存为后，在block design中添加ip核并导出新的端口，generate output products后在新生成的顶层verilog文件中找不到新的端口，也就是HDL Wrapper 不自动更新。但新建工程，将全部过程在新的工程中完成后，顶层文件可以正常更新，但过于繁琐。下图中第一张图为实际情况，第二张图为应该出现的情况。
解决方案：
笔者尝试在网上进行搜索，在xilinx官网社区中得到的解决方案如下
经过尝试后发现可行的方案为
右击bd文件，选择Create HDL Wrapper，在新弹出的窗口中保持默认选项第二项即可
文章来源：https://www.toymoban.com/news/detail-707175.html
然后再次进行generate output products，生成完成后打开design_1_wrapper.v文件查看是否导出了新的端口，如果还未更新，在Create HDL Wrapper时选择第一项，重新generate output products，此时问题应该已被解决。文章来源地址https://www.toymoban.com/news/detail-707175.html
到了这里，关于vivado2021.2版本中工程另存为后的问题HDL Wrapper 不自动更新的文章就介绍完了。如果您还想了解更多内容，请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章，希望大家以后多多支持TOY模板网！
