FPGA原理与结构(16)——时钟IP核的使用与测试

这篇具有很好参考价值的文章主要介绍了FPGA原理与结构(16)——时钟IP核的使用与测试。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

系列文章目录:FPGA原理与结构(0)——目录与传送门

一、前言

        本文介绍xilinx的时钟IP核 Clocking Wizard v6.0的具体使用与测试过程,在学习一个IP核的使用之前,首先需要对于IP核的具体参数和原理有一个基本的了解,具体可以参考:

FPGA原理与结构——时钟IP核原理学习https://blog.csdn.net/apple_53311083/article/details/132497850

二、时钟 IP核定制

1、 Clocking Wizard IP核

step1 打开vivado工程,点击左侧栏中的IP Catalog

FPGA原理与结构(16)——时钟IP核的使用与测试,FPGA原理与结构,fpga开发,fpga,xilinx,IP核,时钟

step2 在搜索栏搜索clock,找到Clocking Wizard IP核

FPGA原理与结构(16)——时钟IP核的使用与测试,FPGA原理与结构,fpga开发,fpga,xilinx,IP核,时钟

2、 IP核定制

step3 Clocking Options 界面定制

FPGA原理与结构(16)——时钟IP核的使用与测试,FPGA原理与结构,fpga开发,fpga,xilinx,IP核,时钟

① Component Name” :用于设置该IP 核的名称 

② “Clock Monitor” :用来监控时钟是否停止、故障和频率变化。一般不用;

③ “Primitive” :用于选择是使用MMCM 还是PLL 来完成时钟需求,一般来说,MMCM 和PLL 都可以完成,这里保持默认选择MMCM。

④ “Clocking Features” :

  • Frequency Synthesis : 表示频率综合,只有勾上才能修改想要的时钟频率。
  • Phase Alignment : 相位对齐,勾选后输出时钟与输入时钟的相位是一致的
  • Dynamic Reconfig : 可以通过AXI接口对时钟IP核进行动态配置,这里不适用
  • Safe Clock Startup : 安全启动,在时钟稳定之前不会有输出
  • Minimize Power :最小化功率,缺点是可能会影响性能
  • Spread Specturm : 频谱扩展
  • Dynamic Phase Shift : 动态可调相位

"Jitter Optimization " :

  • Balanced : 平衡模式(默认选项),性能和功耗处于平衡状态
  • Minimize Output Jitter : 输出时钟抖动最小化模式,功耗会增大,相位可能恶化
  • Maximize Input Jitter filtering : 最大化输入时钟过滤,适用于输入时钟的抖动较大的情况,但是可能会导致输出时钟的抖动过大

⑤ “Input Clock Information”:选项中,把“Primary”时钟的输入频率修改为开发板的核心板上的晶振频率,source根据时钟源类型选择,单端时钟或者差分时钟,这里我们进行的是仿真测试,设置的输入时钟频率为100MHZ 。

step4 Output Clocks 界面定制

FPGA原理与结构(16)——时钟IP核的使用与测试,FPGA原理与结构,fpga开发,fpga,xilinx,IP核,时钟FPGA原理与结构(16)——时钟IP核的使用与测试,FPGA原理与结构,fpga开发,fpga,xilinx,IP核,时钟 

① : 这里我们就可以设置我们所需要的输出时钟频率和相位了,这里我们设置了4个输出时钟,clk_out1_100m:100MHZ时钟,clk_out2_100m_180:100MHZ时钟,与clk_out1_100m不同的是,其有着180°的相位差,clk_out3_50m:50MHZ时钟,clk_out3_25m:25MHZ时钟。

② : 勾选不同信号的输出顺序,使用的前提是要在之前的界面勾选上Safe Clock Startup,这里就不适用

③ :Clocking Feedback :时钟反馈,只有在之前的界面勾选了Phase Alignment才可以使用

④ : 一些额外的引脚可选项,这里着重介绍一下locked :置位时表示PLL输出信号有效,平常使用PLL一定要等该信号有效

step5 Port Renaming 界面定制

FPGA原理与结构(16)——时钟IP核的使用与测试,FPGA原理与结构,fpga开发,fpga,xilinx,IP核,时钟

        输出端口信号重命名,一般不用修改。

step6 MMCM Settings 界面定制

FPGA原理与结构(16)——时钟IP核的使用与测试,FPGA原理与结构,fpga开发,fpga,xilinx,IP核,时钟

        “MMCM Setting”选项卡展示了对整个MMCM/PLL 的最终配置参数,这些参数都是根据之前用户输入的时钟需求由Vivado 来自动配置的,Vivado 已经对参数进行了最优的配置,在绝大多数情况下都不需要用户对它们进行更改,也不建议更改,所以这一步保持默认即可,如下图所示。 

step7 Summary

FPGA原理与结构(16)——时钟IP核的使用与测试,FPGA原理与结构,fpga开发,fpga,xilinx,IP核,时钟

        最后的“Summary”选项卡是对前面所有配置的一个总结,在这里直接点击“OK”按钮即可。

3、IP核测试

        首先编写顶层文件,完成对于IP核的例化

module clk_top(
    input sys_clk,
    input rst,
    
    output clk_100m,
    output clk_100m_180,
    output clk_50m,
    output clk_25m,
    output locked);

  clk_gen clk_gen_u1
   (
    // Clock out ports
    .clk_out1_100m(clk_100m),     // output clk_out1_100m
    .clk_out2_100m_180(clk_100m_180),     // output clk_out2_100m_180
    .clk_out3_50m(clk_50m),     // output clk_out3_50m
    .clk_out4_25m(clk_25m),     // output clk_out4_25m
    // Status and control signals
    .reset(rst), // input reset
    .locked(locked),       // output locked
   // Clock in ports
    .clk_in1(sys_clk));      // input clk_in1

endmodule

        接下来进行测试文件编写:

`timescale 1ns / 1ps
module tb_clk_top();
    reg sys_clk;
    reg rst;
    wire locked;
    wire clk_100m,clk_100m_180,clk_50m,clk_25m;

    always #5 sys_clk = ~sys_clk;

    initial begin
        sys_clk <= 1'b0;
        rst = 0;
    #15 
        rst = 1;
    #10 
        rst = 0;
    end

    clk_top clk_top_u1(
        .sys_clk (sys_clk),
        .rst     (rst),
        .clk_100m(clk_100m),
        .clk_100m_180(clk_100m_180),
        .clk_50m(clk_50m),
        .clk_25m(clk_25m),
        .locked(locked)
    );

endmodule

 4、测试结果

FPGA原理与结构(16)——时钟IP核的使用与测试,FPGA原理与结构,fpga开发,fpga,xilinx,IP核,时钟

         可以看到,经过一段时间后,时钟输出趋于稳定,实现稳定的分频时钟输出,与我们预期的结果是一致的。

三、总结

         时钟IP核在我们的FPGA设计过程中是非常常用的,一般也是我们推荐使用的一种设计方式,它可以给我们提供不同频率,不同相位的时钟输出。文章来源地址https://www.toymoban.com/news/detail-713372.html

到了这里,关于FPGA原理与结构(16)——时钟IP核的使用与测试的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • FPGA原理与结构——ROM IP的使用与测试

    系列文章目录:FPGA原理与结构(0)——目录与传送门         本文介绍 Block Memory Generator v8.4 IP核 实现ROM,在学习一个IP核的使用之前,首先需要对于IP核的具体参数和原理有一个基本的了解,具体可以参考: FPGA原理与结构——块RAM(Block RAM,BRAM) https://blog.csdn.net/appl

    2024年02月11日
    浏览(38)
  • 从底层结构开始学习FPGA(16)----PLL/MMCM IP的定制与测试

    目录 系列目录与传送门 1、PLL IP的定制 ①、第一页 ②、第二页  ③、第三页

    2024年02月02日
    浏览(61)
  • FPGA学习笔记(五):DDS IP核的使用

     1. 打开VIVADO,点击IP Catalog    2.搜索DDS,选择DDS Compiler    3. 配置参数 (1) 设置主频频率 50MHz   (2) 选择sine,并且勾选Has Phase Out(相位输出)    (3) 勾选Output TREDAY  (4) 输入频率    (5) 同上述步骤,再加一个DDS IP核 4. 测试文件   5. 结果展示        

    2024年02月11日
    浏览(57)
  • FPGA学习笔记(二):clk IP核的使用

     1.打开VIVADO,点击IP Catalog   2. 搜索clk,选择Clocking Wizard   3. 配置参数 (1) 选择MMCM      (2) 设置主频50Mhz  (3) 设置输出的4个clk的参数,分别是50M,25M,100M,100M反相。Phase表示相位,0表示同相,180表示反相。      (3) 其他参数  4. 测试文件 其中clk_wiz的例化可参考模板。点击

    2024年02月12日
    浏览(50)
  • FPGA学习笔记(六): FIR IP核的使用

    1. 打开VIVADO,点击IP Catalog   2.搜索DDS,选择DDS Compiler,按照上节配置频率为3MHz和4MHz的DDS IP核。    这里注意不勾选Has Phase Out 这里注意不勾选Output TREADY     输出频率为3MHz 按照上述步骤,配置4MHz的DDS,同样不勾选Has Phase Out以及不勾选Output TREADY。 3. 点击IP Catalog,搜索mu

    2024年02月03日
    浏览(45)
  • FPGA原理与结构——时钟资源

    系列文章目录:FPGA原理与结构(0)——目录与传送门         时钟,即clock信号,是由晶体经过激发产生的振荡电路。模拟端通过各种技术(PLL,DPLL)产生规律、周期性变化的信号给数字端,数字端使用该信号的边沿进行过赋值(procedural assignment)操作。         7系

    2024年02月12日
    浏览(42)
  • xilinx FPGA FIFO IP核的使用(VHDL&ISE)

    1.新建工程和ip核文件 下图显示了一个典型的写操作。拉高WR_EN,导致在WR_CLK的下一个上升边缘发生写入操作。因为FIFO未满,所以WR_ACK输出1,确认成功的写入操作。当只有一个附加的单词可以写入FIFO时,FIFO会拉高ALMOST_FULL标志。当ALMOST_FULL拉高之后,一个附加的写入将导致

    2024年02月03日
    浏览(54)
  • xilinx FPGA ROM IP核的使用(VHDL&ISE)

    目录 1.新建工程之后 建一个ip核文件: 2.编写顶层文件或者激励文件:(一定一定点击下面这个例化模板 去对ip核进行例化) 3.查看rtl图:   4编写测试文件: 5.仿真图: 工程下载链接:https://download.csdn.net/download/qq_43811597/86488775       根据所存数据的最大值来设置数据位宽

    2024年02月08日
    浏览(49)
  • FPGA之Quartus II 自带的IP核的使用(IP核仅自己学习,未完成)

    1、锁相环:       锁相环是对接收到的信号进行处理,并从其中提取某个时钟的相位信息。锁相环由鉴相器、环路滤波器和压控振荡器组成。  锁相环原理图 鉴相器:         用来鉴别输入信号输入信号Ui与输出信号输出信号Uo之间的相位差相位差,并输出误差电压Ud。Ud

    2023年04月09日
    浏览(49)
  • 【FPGA】七、IP核的调用

    文章目录 前言 1、PLL简介 2、PLL工作原理 3、PLL实验 3.1、PLL的调用 3.2、程序与仿真 总结 前言         在我们进行FPGA项目设计中,简单的工程我们可以自己手动去设计与编写,但是如果工程较为复杂,我们完全自己去设计编写的话效率就太低了。所以在进行FPGA设计当中,常

    2024年02月08日
    浏览(44)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包