quartus18.1--下载设置

这篇具有很好参考价值的文章主要介绍了quartus18.1--下载设置。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

一、quartus下载流程

1.打开Quartus工程,点击“Start Compilation”按钮进行程序全编译,如下图所示。

quartus下载,fpga开发,Powered by 金山文档

2.程序全编译无错误,编译信息如下图所示。

quartus下载,fpga开发,Powered by 金山文档

3

3.点击“Programmer”快捷按钮,进入程序下载页面。如下图所示。

quartus下载,fpga开发,Powered by 金山文档

4.选择“USB-Blaster”下载器,模式选择“JTAG”,点击“Add File”添加可执行文件“key_led.pof”并点击“Open”按钮打开,如下图所示。

quartus下载,fpga开发,Powered by 金山文档

5.选中“Program/Configure”复选款,点击“Start”按钮进行程序下载,如下图所示。

quartus下载,fpga开发,Powered by 金山文档

6.如下图所示“Progress”进程为100%时,程序下载完成。

quartus下载,fpga开发,Powered by 金山文档

二、quartus下载遇到的问题

quartus下载,fpga开发,Powered by 金山文档

如上图所示,这是博主最近遇到的问题,出现这种错误是因为下载方式选择的不对。

更改方式如下:

1.打开assignment--settings,点击右上角的device/board;

quartus下载,fpga开发,Powered by 金山文档

2.点击device and pin options;

quartus下载,fpga开发,Powered by 金山文档

3.更改下图设置匹配对应下载方式即可!

quartus下载,fpga开发,Powered by 金山文档

上文中参考http//jingyan.baidu.com/article/20b68a884fa174386dec627e.html。

有关quartus其他内容的详细规划设计以及代码实现,我们下期见。文章来源地址https://www.toymoban.com/news/detail-718424.html

到了这里,关于quartus18.1--下载设置的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • 【Quartus】Quartus18.1的安装以及使用

    https://www.intel.com/content/www/us/en/software-kit/665990/intel-quartus-prime-lite-edition-design-software-version-18-1-for-windows.html 一路next 建立一个 全英文 的文件夹,修改安装路径,点击next即可 软件在此 把license_all.bat复制到安装路径下的 quartusbin64 中,以我的安装路径为例。 安装路径: D:SoftW

    2024年02月04日
    浏览(34)
  • Quartus 18.1 PD平台封装IP核

    首先打开quartus中的PD平台,点击左上角file,选择new component 填写ip核名称,以及展示名称 点击file选项卡,然后在文件夹中选择我们需要的封装的文件 然后点击编译分析文件 然后点signalinterfaces选项卡 将as里的信号拉入avalon选项中,同时移除as选项 点击add interface,添加reset i

    2024年02月03日
    浏览(73)
  • FPGA时序约束(二)利用Quartus18对Altera进行时序约束

    FPGA时序约束(一)基本概念入门及简单语法 最近由于不懂时序约束,在高速信号采集上面吃了很多亏,不知道系统工作异常的原因是什么。记录一下查到的资料,有些许自己的理解,可能有误。(主要是小梅哥及《FPGA时序约束与分析(吴厚航)》) 在程序编译之后,会出现

    2024年02月05日
    浏览(32)
  • FPGA实现PID控制器——基于Quartus prime 18.0

    目录  1. PID控制器和离散化PID控制器 1.1 PID控制器 1.1.1 P控制器 1.1.2 稳态误差和I控制器 1.1.3 超调和D控制器 1.2 离散式PID控制器——位置式PID控制器 2.PID控制系统Simulink仿真 3.Verilog代码编写和Modelsim仿真 3.1 误差计算模块和PID算法模块编写 3.1.1 误差计算模块 3.1.2 PID算法模块 3

    2024年02月03日
    浏览(34)
  • Quartus II Altera FPGA设置默认打开工程文件路径

    刚用Quartus II没多久,每次打开工程,Quartus II都是打开Quartus II默认打开工程文件路径,不是自已存放工程的文件路径,网上搜设置方法,教程很少,现在把我找到的方法分享给大家。 1:打开软件,在软件菜单栏选择“Tools”,如下图所示: 2:展开“Tools”菜单栏,选择“optio

    2024年02月07日
    浏览(44)
  • Discuz论坛网站标题栏Powered by Discuz!版权信息如何去除或是修改?

    当我们搭建好DZ论坛网站后,为了美化网站,想把标题栏的Powered by Discuz!去除或是修改,应该如何操作呢?今天飞飞和你分享,在操作前务必把网站源码和数据库都备份到本地或是网盘。   Discuz的版权信息存在两处地方,一个是标题栏,一个是底部。一般为了美化修改个标

    2024年02月08日
    浏览(59)
  • 18.1 Socket 原生套接字抓包

    原生套接字抓包的实现原理依赖于 Windows 系统中提供的 ioctlsocket 函数,该函数可将指定的网卡设置为混杂模式,网卡混杂模式( Promiscuous Mode )是常用于计算机网络抓包的一种模式,也称为监听模式。在混杂模式下,网卡可以收到经过主机的所有数据包,而非只接收它所对应

    2024年02月08日
    浏览(25)
  • FPGA开发(基于Quartus II)万年历,简单代码

       设计一个基于FPGA的电子万年历。设计的主要任务是在Quartus II开发环境中完成电子万年历系统FPGA内部各电路模块的设计,包括各个模块的设计输入、编译、仿真、验证和硬件测试任务。具体要求如下: 能实现2 4 小时、6 0 分、6 0 秒的基本计时功能,格式为0 8 - 56 - 36 :时

    2024年02月04日
    浏览(29)
  • (C#) IIS 响应标头过滤敏感信息(如:Server/X-Powered-By等) 运维知识

    再一次净网行动中,客户要求安全改造发现了接口请求的header标头中出现如图中的敏感信息。   其意义在于告知浏网站是用什么语言或者框架编写的。解决办法就是修改该响应头为一个错误的值,将攻击者导向一个错误的方向。 这里只说windows 的iis环境,不考虑其他服务器的

    2024年02月11日
    浏览(52)
  • Quartus 无法识别 USB-Blaster FPGA 开发板

    在 FPGA(现场可编程门阵列)开发中,Quartus 是一款常用的设计软件,用于编写、编译和配置 FPGA 设备。然而,有时候在使用 Quartus 进行开发时,可能会遇到无法识别 USB-Blaster FPGA 开发板的问题。本文将介绍可能导致该问题的几种常见原因,并提供一些解决方案。 驱动程序问

    2024年02月04日
    浏览(32)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包