SDR单向差分模式与DDR双向差分模式

这篇具有很好参考价值的文章主要介绍了SDR单向差分模式与DDR双向差分模式。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

SDR单向差分模式与DDR双向差分模式

我在百度上找了半天也没有找到有关SDR的内容,好不容易找到,记录一下!

SDR模式在时钟相关概念中通常指的是单向差分模式(Single-ended Data Receiver mode),也称为单端模式或非差分模式。

在时钟传输中,SDR模式是一种数据传输模式,其中数据是通过**单一的传输线(称为信号线)**发送和接收的。这种模式通常使用具有单个数据输入和单个时钟输入的IC(集成电路)。

与SDR模式相反的是差分模式(双向差分模式,也称为Differential Data Receiver mode),在这种模式下,数据是通过一对互补的传输线(差分信号线)进行传输的。

差分模式通常比SDR模式更具有抗干扰能力,但SDR模式更简单、成本更低,并且在一些应用中仍然被广泛使用

SDR模式通常用于数据传输速率较低、距离较短、抗干扰要求不高的应用中。因为它使用的是单一的传输线,相对于差分模式来说,对于信号的完整性、传输距离和抗干扰能力都有一定的限制。

而DDR(Double Data Rate,双倍数据率)技术则是一种通过在时钟周期中进行两次数据传输的方式来提高数据传输速率的技术。DDR技术通常会使用差分模式,因为在双倍数据率下,传输速率会加倍,传输过程中对信号完整性、传输距离和抗干扰能力的要求也会相应增加,差分模式可以提供更好的信号完整性和抗干扰能力。所以,DDR技术通常不会使用SDR模式。

单端信号与差分信号的区别

1.单端信号

如图,特点就是一根信号线就可以了, 其参考的基准电压就是地,当电压大于VH就是1(高电平);小于VL就是0(低电平),为啥高低电平不是等于某个值而是大于/小于呢? 这很好理解, 输出的电压是小范围波动的,

不可能低电平就是0mv, 有可能是1mv,十多mv甚至更大! 如果等于0mv才是低电平那估计全是高电平了, 而介于VL~VH为高阻态, 取决外设怎么解析, 有些硬件寄存器会表示高阻态有些表示0或者1

sdr和ddr,Linux设备驱动,协议相关,驱动开发

​ 必备条件: a. 参考地  b. VH/VL阈值  c. 时钟切割连续电平(连续高电平是代表一个1还是多个1)

优点: 走线少且简单方便

缺点: 抗干扰性差;

​ 一方面地势差尽可能接近, 否则一端输出低电平是0mv, 接收端却是10mv, 而VL=8mv, 那就变成高电平了(假设极端情况)

另一方面外界电磁干扰使得信号线有20mv的干扰电压, 如果VL=8mv那必然也是高电平

注意事项: 必须考虑地势差问题以及VL/VH的取值范围有足够容差

2.差分信号

一般在高速信号中, 其电压幅度比较低, 像MIPI DSI规范低速振幅=1200mv, 而高速振幅=200mv, 所以采用上面的单端走线的话抗干扰能力实在太差了, 因此高速(低振幅)大部分是使用差分信号。 如图:

sdr和ddr,Linux设备驱动,协议相关,驱动开发

必备条件:[ a. 参考地  b. VH/VL阈值]  c. 时钟切割连续电平(连续高电平是代表一个1还是多个1)

优点:抗干扰性强; D+ /D-的差值是固定的, 不受地势差或者外部干扰。至于高低电平用D+/D-相比较得出(上面是D+大于D-为高电平),同时也不需要参考地和VH/VL阈值了!

灵敏度高, 由于是比较相对差值, 振幅可以很低, 降低设备在通信上的功耗

缺点: 信号线多增加布线难度和干扰

注意事项: D+、D-走线要一致,否则电磁干扰不一致; 也正因为电磁干扰存在不一致所以设计时两个线的差值不能太小

(比如D+=50mv,D-=30mv,差值是20mv, D+上的干扰+10mv最终D+=60,而D-上的干扰+20mv最终D-=50mv, 差值变成10mv!)文章来源地址https://www.toymoban.com/news/detail-719748.html

模拟信号的输入检测方式:Single-ended模式和Differential模式的区别

Single-ended输入模式 Differential输入模式
硬件信号线连接方式 对于每一个信号源,都有一根线,连接到你所用到的数据采集接口上。 两根信号线,连接对应的信号源。每一根接到对应的输入端,比如a+和a-。
数据采集方式 测量信号与地(ground)之间的差别 有两个高阻抗的功率放大器,检测输入端与接口地端之间的电压。还有第三个功率放大器,用来算出前两个功放所测得的电压,即a+和a-,之间差值。这样就排除了两者之间公共的电压所带来的影响。
用此法的前提 (1)信号线是接地的(2)采样设备的ground和信号源的ground是相同的(值)
缺点 (1)地电平差异:一般设备是认为ground是0V的常量,但是实际上,不同的位置,常有不同的电平。两者位置越接近,电平越接近于相同。但是如果将两者的地连接在一起的话,电平差值会导致一个大电流,即接地回路。这会导致在使用Single-ended模式输入的时候会出错。(2)噪音错误:Single-ended模式输入对于噪音错误很敏感。噪音,即非期望的信号组合。由于信号线就像天线,会捕获环境电子活动,导致了噪音的产生。而对于Single-ended模式,是无法区分噪音和实际信号的。 使用differential输入,可以解决接地和噪音的问题。 (1)信号浮空:使用差分模式最常见的一个问题就是忘了将某个连接接地,即浮空。例如电池供电的设备和热电偶没有接地的连接。例如,你可以在+和–输入之间接上一个电池。然后两个输入放大器会去监视+到地的电压和–到地的电压。然而,由于没有电池和地之间没有连接,这些测得的电压可能是任何的值,也许就就会超过放大器的处理范围。对于这些浮空的信号源,应当提供一个参考源。比如Microlink有一个标示为0V的插槽。从“–”线上连一个连到这个0V的插槽,或者直接通过一个电阻相连,即可解决此问题。而如果你的信号本身是自接地的,那么就不需要接这个0V了。(2)三个用来差分输入检测的放大器,总称为设备放大器。如前所述,理想情况下,对于两根线共有的电压,都可以因差分计算而被消除掉。而实际上,两个输入放大器,并不能完美的互相匹配,因此对于公共电压,多少会出现一些差别的。对于设备放大器接近于理想情况的程度大小,可以表述为共模抑制比,单位是分贝。此参数越高越好。另外需要考虑的一点是,公共电压的范围,即放大器所能处理的最大的公共电压,如果环境电压超过此阈值,那么测量结果就不准确了。(你的硬件操作范围也许可以设计的比公共电压范围更大,但是操作电压范围只能保证你的硬件不会被损坏,却不能保证一定能正常工作。)(3)差分输入需要更少的信号?差分输入和Single-ended输入相比,有一个显而易见的缺点:你需要两倍数目的线,然后你才可以连接到一半数目的信号。如果你只有更短的信号线,信号线之间更近,信号大于100mV的话,经过评估,觉得用Single-ended输入,对你也是OK的,这时,你可以在Single-ended输入模式中使用差分输入模式。具体做法是,短路其中一根信号线(通常是短路输入端)接到V输入上。这样的话,差分输入,就可以提供两种模式任你选了。
优点 解决了Single-ended模式所具有的问题,即,(只要他们的电压不是太大,而使得功法无法处理的话)使用此法测得的值,是与接地无关的。同样地,此法中,两个信号线,如果有噪音,那么也是相同的,而做了差值后,也就消除了,减去了噪音的干扰。

到了这里,关于SDR单向差分模式与DDR双向差分模式的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • DDR3和DDR4内存有什么区别?DDR3和DDR4的区别

    开机之后,系统会存入内存,打开软件,也会在内存存储,可以说内存就是临时数据仓库,内存的性能对计算机的影响非常大。而内存的发展比较缓慢,现如今用的还是DDR3和DDR4居多。 DDR3内存诞生于2007年 ,DDR4在2014年底纷纷上架,当前,DDR4是主流。有何区别?   一、在外形

    2024年02月11日
    浏览(49)
  • 【DDR】基于Verilog的DDR控制器的简单实现(一)——初始化

    在FPGA中,大规模数据的存储常常会用到DDR。为了方便用户使用,Xilinx提供了DDR MIG IP核,用户能够通过AXI接口进行DDR的读写访问,然而MIG内部自动实现了许多环节,不利于用户深入理解DDR的底层逻辑。 本文以美光(Micron)公司生产的DDR3芯片MT41J512M8RH-093为例,说明DDR芯片的操作

    2024年02月02日
    浏览(52)
  • Xilinx FPGA DDR3设计(三)DDR3 IP核详解及读写测试

    引言 :本文我们介绍下Xilinx DDR3 IP核的重要架构、IP核信号管脚定义、读写操作时序、IP核详细配置以及简单的读写测试。 7系列FPGA DDR接口解决方案如图1所示。 图1、7系列FPGA DDR3解决方案 1.1 用户FPGA逻辑(User FPGA Logic) 如图1中①所示,用户FPGA逻辑块是任何需要连接到外部

    2024年02月06日
    浏览(56)
  • 是否可以将笔记本电脑上的内存条从 DDR3 更换为 DDR4?

    通常情况下,将笔记本电脑上的内存条从 DDR3 更换为 DDR4 是不可行的。原因如下: 物理插槽不兼容:DDR3 内存和 DDR4 内存使用不同的物理插槽。DDR3 内存插槽与 DDR4 内存插槽的位置、引脚数目和接口设计都不同,因此 DDR4 内存条无法直接插入 DDR3 内存插槽。 电压不兼容:DDR

    2024年02月13日
    浏览(125)
  • vivado DDR配置讲解

    注意一定要选verilog语言,后续才能配置mig 1.如果创建了工程,但是没有创建MIG IP核 图1 2.如果是已经配置好了MIG IP核,想要修改其设置。 双击图中所示 图2 说明:官方的教程可以点击配置界面左下方的user guide,去其网站上下载官方的英文说明文档** 1.确认一下器件** 图3 2. 是否

    2024年02月09日
    浏览(38)
  • DDR PHY

    PolarFire® FPGA and PolarFire SoC FPGA Memory Controller (microchip.com) 这个链接有DDR中相关的内容,但是全英文。 1.ddr phy架构 1.pub(phy unility block)  支持特性: (1)不支持SDRAM的DLL off mode (2)数据位宽是以8bit逐渐递增的(这样做的目的是因为可能支持16/32/64bit的总线位宽) (3)最多支

    2024年02月11日
    浏览(38)
  • DDR4 信号说明

    SDRAM Differential Cloc k : Differential clocks signal pairs , pair perrank . The crossing of the positive edgeand the negative edge of theircomplement are used to sample thecommand and control signals on theSDRAM SDRAM差分时钟:差分时钟信号对,每列对。补码的正边缘和负边缘的交叉用于对SRAM上的命令和控制信号进行采样。

    2024年02月14日
    浏览(50)
  • FPGA开发-ddr测试

    文章目录 概要 整体架构流程 技术名词解释 技术细节 小结 提示:这里可以添加技术概要 例如: 本文以米联科开发板为例,介绍ddr测试相关例程。 提示:这里可以添加技术整体架构 提示:这里可以添加技术名词解释 例如: app _addr:表示正在提交给用户界面的请求的地址。聚

    2024年02月08日
    浏览(42)
  • DDR3读写模块

    使用xilinx官方提供的MIG IP核进行设计,接口协议为AXI,关于AXI协议的内容此处不做过多介绍。 关于IP核个参数的介绍可以参考野火教程,以下为目前使用的通用配置。 DDR物理接口的位宽为32bit DDR用户接口的位宽为64bit MIG核的XADC是关闭的,需要外部模块例化XADC模块读取FPGA的内

    2024年02月03日
    浏览(53)
  • DDR5 内存ECC

    针对DDR5,已经写了很多文章来分析,但最近工作中碰到一个问题, 同一个channel里的CB是不是可以任意互换?  让我对DDR5的ECC功能有一些疑问,查了下资料发现这里面水挺深,ECC居然还有好几种? DDR作为目前主板上带宽最高的设备和协议,误码率当然是其中最重要的参数之一

    2024年02月15日
    浏览(35)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包