FPGA-DFPGL22学习2-开发平台学习-Toy模板网

这篇具有很好参考价值的文章主要介绍了FPGA-DFPGL22学习2-开发平台学习。希望对大家有所帮助。如果存在错误或未考虑完全的地方，请大家不吝赐教，您也可以点击"举报违法"按钮提交疑问。

前言

@和原子哥一起学习FPGA

开发环境：正点原子 ATK-DFPGL22G 开发板

参考书籍：
《ATK-DFPGL22G之FPGA开发指南_V1.1.pdf》

个人学习笔记，欢迎讨论

一、Pango Design Suite软件的使用流程

FPGA-DFPGL22学习2-开发平台学习,FPGA,fpga开发,学习

二、使用步骤

1.新建一个工程

新建一个文件夹用于存放自己的 PDS 工程
FPGA-DFPGL22学习2-开发平台学习,FPGA,fpga开发,学习

2.设计输入

新建一个 Verilog 顶层文件，然后将设计的代码输入到新建的 Verilog 顶层文件中
FPGA-DFPGL22学习2-开发平台学习,FPGA,fpga开发,学习

3.配置工程

关联了一下打开Verilog文件的软件为notepade++,可以不用。
FPGA-DFPGL22学习2-开发平台学习,FPGA,fpga开发,学习

4.分析与综合（编译检查）

检查代码，如果代码出现语法错误
FPGA-DFPGL22学习2-开发平台学习,FPGA,fpga开发,学习

5.约束输入

约束表达了设计者期望满足的时序要求，规范了设计的时序行为，并在综合、实现阶段来指导工具进行布局、布线，工具会按照你的约束尽量去努力实现以满足时序要求，并在时序报告中给出结果。常用的约束包括时序约束、引脚约束等等。

引脚约束
此处有点像UI设计单片机的管脚，选择管脚使用类型、上下拉电平等，生成对应的代码，虽然没有这样用过，但是既视感很强。
FPGA-DFPGL22学习2-开发平台学习,FPGA,fpga开发,学习
时序约束
查看要求频率和性能能达到的频率。

获取时序约束文件，打开ui配置后保存

将配置生成的语句，复制到fdc的约束文件中

再次编译后，就形成了新的时钟频率

也可以直接配置：
FPGA-DFPGL22学习2-开发平台学习,FPGA,fpga开发,学习

6.编译工程

在编译过程中，PDS 软件会重新检查代码，如果代码及其它配置都正确后，PDS 软件会生成一个用于下载至 FPGA 芯片的.sbit 文件。

全编辑
FPGA-DFPGL22学习2-开发平台学习,FPGA,fpga开发,学习
工程报告，查看代码使用的资源，可以对应的优化

7.下载程序

FPGA-DFPGL22学习2-开发平台学习,FPGA,fpga开发,学习
下面的方法是下载到FPGA里面，掉电易失。
下载的文件是.sbit

下面的方法固化程序
下载的文件是.sbit转换出来的sfc文件

硬件设备中 JTAG 口没有直连到 flash 芯片上，只能通过 FPGA 芯片将程序固化到 flash 芯片中
FPGA-DFPGL22学习2-开发平台学习,FPGA,fpga开发,学习

总结

我一直相信“磨刀不误砍柴工”，之前开发EFM32,也有专门的开发平台，虽然是英文的，但是看了一些，发现确实有一些小技巧可以使用，有时候会发现新天地。
FPGA-DFPGL22学习2-开发平台学习,FPGA,fpga开发,学习文章来源地址https://www.toymoban.com/news/detail-722264.html