FPGA验证学习（五）：SoC的总线架构

7月前作者：安全-Hkcoco 分类：Toy博客阅读(29) 违法举报

这篇具有很好参考价值的文章主要介绍了FPGA验证学习（五）：SoC的总线架构。希望对大家有所帮助。如果存在错误或未考虑完全的地方，请大家不吝赐教，您也可以点击"举报违法"按钮提交疑问。

前言

SoC的发展离不开应用领域的需求牵引。在根据需求进行片上系统设计时，不仅要考虑SoC本身，而且还要考虑SoC应用产品的需求，重点关注特定IP获取和系统总体结构（性能、功耗、成本、可靠性、适用性）的评估。

为了提高开发模块的重复利用率，降低开发成本，

用户采用SoC总线（芯片内部）、
芯片间总线（如SPI、I2C、UART、并行总线）、
板卡间总线（如ISA、PCI、VME）、
设备间总线（如USB、1394、RS-232）等。

不同的是，SoC总线为用户提供了一个堪称“理想”的环境：片上系统模块间避免了干扰、匹配等传统问题，但是片上系统要求时序异常严格。

在实施过程中，SoC设计者的核心工作不再是某个新功能的设计实现，而是如何去评估、验证和集成多个已经存在的软硬件模块，重视软硬件划分、IP核复用、嵌入式软件开发、多层次软硬件协同验证等方面。

由于OpenCore和其他致力于开放知识产权（Open Intellectual Property）组织的大力推广（开发设计了大量基于标准化片上总线的免费模块），用户在片上系统总线的选择上更倾向于采用那些标准化、开放化的方案。

片上总线与板上总线应用范围不同，存在着较大的差异，其主要特点如下：

① 片上总线要尽可能简单。首先结构要简单，这样可以占用较少的逻辑单元；其次时序要简单，以利于提高总线的速度；最后接口要简单，这样可降低与IP核连接的复杂度。
② 片上总线有较大的灵文章来源地址https://www.toymoban.com/news/detail-723164.html

到了这里，关于FPGA验证学习（五）：SoC的总线架构的文章就介绍完了。如果您还想了解更多内容，请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章，希望大家以后多多支持TOY模板网！

本文来自互联网用户投稿，该文观点仅代表作者本人，不代表本站立场。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如若转载，请注明出处：如若内容造成侵权/违法违规/事实不符，请点击违法举报进行投诉反馈，一经查实，立即删除！

分享到：

领支付宝红包赞助服务器费用

学习笔记01：ASIC、FPGA、SOC设计流程比较

图1：ASIC设计流程图2：ASIC设计流程图3：FPGA设计流程图4：Soc设计流程 SoC设计与传统的ASIC设计最大的不同在于以下两方面：①是SoC设计更需要了解整个系统的应用，定义出合理的芯片架构，使得软硬件配合达到系统最佳工作状态，如总线的设计使得总线传输吞吐量满足操

2024年04月29日
浏览(48)
[架构之路-14]：目标系统 - 硬件平台 - CPU、MPU、NPU、GPU、MCU、DSP、FPGA、SOC的区别

目录前言：一、通用指令程序控制 1.1 CPU（Central Processing Unit：中央处理单元/器） 1.2 MPU（Microprocessor Unit：微处理单元/器）-- 广义CPU 1.3 MCU（Mirco Controller Unit：微控制单元）-- 单片机二、网络协议处理器NPU 2.1 npu = network processing units：网络处理单元 2.2 npu = neural-network proces

2024年02月01日
浏览(55)
FPGA/SoC控制机械臂

机器人技术处于工业 4.0、人工智能和边缘革命的前沿。让我们看看如何创建 FPGA 控制的机器人手臂。机器人技术与人工智能和机器学习一起处于工业 4.0 和边缘革命的最前沿。因此，我认为创建一个基础机器人手臂项目会很有趣，我们可以回过头来添加几个功能，例如：逆

2024年04月17日
浏览(22)
Arm 推出新的总线互联 SoC架构：CI-700 和 NI-700

快速链接: . 👉👉👉 个人博客笔记导读目录(全部) 👈👈👈 付费专栏-付费课程【购买须知】: 【精选】ARMv8/ARMv9架构入门到精通-[目录] 👈👈👈 联系方式-加入交流群 ---- 联系方式-加入交流群 AMBA、AXI、AHB、APB、ACE、CHI、ACE-Lite、AXI-Stream、CCI、CMN、CCN、CN、CI、NIC、NOC、NI

2024年02月05日
浏览(31)
三种芯片：ASIC、FPGA、SoC

ASIC，全称Application-Specific Integrated Circuit，即应用特定集成电路。它是一种根据特定应用需求而设计和定制的集成电路。ASIC芯片由电子设计自动化软件（EDA）工具进行设计，采用定制的硅片制造工艺生产。 ASIC相对于通用的集成电路，具有更高的集成度、更低的功耗和更高的

2024年04月26日
浏览(25)
SOC FPGA之流水灯设计

Altera Soc EDS开发套件的核心是Altera版ARM Development Studio 5(DS-5)工具包，为SoC器件提供了完整的嵌入式开发环境、FPGA自适应调试和对Altera工具的兼容。首先下载破解器然后进入cmd运行，进入到破解器所在文件夹然后输入patcher.exe --license ?:licensepath 最后显示.dat文件即

2024年02月14日
浏览(28)
SOC FPGA介绍及开发设计流程

目录一、SoC FPGA简介二、SoC FPGA开发流程 2.1 硬件开发 2.2 软件开发 SOC FPGA是在FPGA架构中集成了基于ARM的硬核处理器系统(HPS)，包括处理器、外设和存储器控制器。相较于传统的仅有ARM处理器或 FPGA 的嵌入式芯片，SOC FPGA既拥有ARM处理器灵活高效的数据运算和事务

2024年02月15日
浏览(33)
SOC FPGA之HPS模型设计(一)

目录一、建立HPS硬件系统模型 1.1 GHRD 1.2 从0开始搭建HPS 1.2.1 FPGA Interfaces 1.2.1.1 General 1.2.1.2 AXI Bridge 1.2.1.3 FPGA-to-HPS SDRAM Interface 1.2.1.4 DMA Peripheral Request 1.2.1.5 Interrupts 1.2.1.6 EMAC ptp interface 1.2.2 Peripheral Pin Multiplexing 1.2.3 HPS Clocks 1.2.3.1 Input Clocks 1.2.3.2 Output Clocks 1.2.4 SDRAM 1.2.4.

2024年02月14日
浏览(29)
SOC FPGA之HPS模型设计(二)

根据SOC FPGA之HPS模型设计(一)， Quartus工程经过全编译后会产生 Handoff文件夹、SOPCINFO文件、SVD文件通过信息交换文件Handoff文件生成Preloader，需要用到SOC EDS Preloader也被称为spl(Second Program Loader)或u-boot-spl 在SOC EDS安装目录下双击Embedded_Command_Shell.bat文件启动嵌入式命令Shell窗口，

2024年02月15日
浏览(26)
【FPGA】基于C5的第一个SoC工程

本文是在毕业实习期间学习FPGA的SoC开发板运行全连接神经网络实例手写体的总结。声明：本文仅作记录和操作指南，涉及到的操作会尽量细致，但是由于文件过大不会分享文件，具体软件可以自行搜索相关资源。首先，既然提到了软件开发，那么我们就需要在FPGA的SoC开发板

2024年02月16日
浏览(34)