【逻辑学习笔记】MIG中各种时钟的含义和如何设置

这篇具有很好参考价值的文章主要介绍了【逻辑学习笔记】MIG中各种时钟的含义和如何设置。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

 

目录

MIG整体介绍

MIG的时钟架构

MIG配置过程中时钟的含义和设置

Clock Period

PHY to Controller Clock Ratio

VCCAUX_IO

Input Clock Period

System Clock

Reference Clock


MIG整体介绍

mig时钟,学习,fpga开发

mig时钟,学习,fpga开发

MIG的时钟架构

mig时钟,学习,fpga开发

从上面的时钟架构中,可以看出,有以下几种时钟:

时钟名称

方向(相对于MIG)

说明

reference clock

输入

供idelayctrl使用,通常需要200MHz,可以外部提供(single-end,differential),也可以内部提供(no buffer,use system clock)。

对DDR频率>667MHz时,参考时钟需要300/400MHz(也可从内部产生)

system clock

输入

mig的系统时钟(主时钟),可以外部提供(single-end,differential),也可以内部提供(no buffer)。

ui_clk

输出

供用户接口端使用,对应图中的internal (FPGA) logic clock,具体时钟频率,由PHY to Controller Clock Ratio决定(4:1 or 2:1)

ICLK/ICLKDIV

输出+供MIG内部使用

Read Path (Input) I/O Logic Clock,由PHASER_IN根据外部DQS产生,供内部采样输入的iserdes数据使用

OCLK/OCLKDIV

输出+供MIG内部使用

Write Path (Output) I/O Logic Clock,由PHASER_OUT产生,供产生输出地址/控制+数据的时钟,以及外部的CK和DQS

MIG配置过程中时钟的含义和设置

Clock Period

operating frequency for all of the controllers,指控制器controller与DDR之间的数据访问时钟,X2就是数据速率

PHY to Controller Clock Ratio

  • the ratio of the physical layer (memory) clock frequency to the controller and user interface clock frequency。比如下图中,4:1,对应控制器controller的时钟是400MHz,用户接口ui的时钟是100MHz
  • The 2:1 ratio has lower latency. The 4:1 ratio is necessary for the highest data rates

VCCAUX_IO

  • 2.0V is required at the highest frequency settings in the High Performance column
  • Either 1.8 or 2.0V can be used at lower frequencies

mig时钟,学习,fpga开发

Input Clock Period

The desired input clock period is selected from the list. These values are determined by the memory clock period chosen and the allowable limits of the parameters

指的就是时钟架构种的系统时钟sys_clk,对于mig来说就是input clock

mig时钟,学习,fpga开发

System Clock

  • No Buffer scenarios, sys_clk_i signal needs to be connected to an internal clock
  • 在block design的设计中,因为sys_clk使用内部时钟(即clk_wiz倍频出),所以使用no buffer
  • 这里和上一页的Input Clock Period其实是指的一个时钟,上一页选择频率,这一页选择输入方式,可以外部提供(single-end,differential),也可以内部提供(no buffer)。

Reference Clock

  • The Use System Clock option appears when the input frequency is between 199 and 201 MHz (that is, the Input Clock Period is between 5,025 ps (199 MHz) and 4,975 ps (201 MHz)。
  • 即系统时钟200MHz时,可以选择use system clock

mig时钟,学习,fpga开发文章来源地址https://www.toymoban.com/news/detail-723695.html

到了这里,关于【逻辑学习笔记】MIG中各种时钟的含义和如何设置的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • 逻辑回归的含义

    参考:线性回归 逻辑回归 1、线性回归(Linear Regression)和逻辑回归(Logistic Regression)有什么联系? 2、逻辑回归的“逻辑”、“回归是什么意思”? 线性回归假设因变量和自变量之间是 线性关系 ,一条直线。 线性回归常用的 参数估计 是 最小二乘法 ,期望找到一条直线,

    2024年02月10日
    浏览(40)
  • 3dmax2021 中的各种显示相关如何设置?

    这就是一盏灯和两盏灯的差别 注意,视图模式不要选择standard标准模式,在这种模式下,即使是两盏灯,也会是这样子 这个稍微显得复杂,要经过两步,第一步在View菜单下选择viewport config,如图设置: 然后后,选择Customize菜单中的Customize User Interface: 这个功能可以省去我们

    2024年02月05日
    浏览(38)
  • 「Verilog学习笔记」时钟分频(偶数)

    专栏前言 本专栏的内容主要是记录本人学习Verilog过程中的一些知识点,刷题网站用的是牛客网

    2024年02月03日
    浏览(39)
  • C# Blazor 学习笔记(0.1):如何开始Blazor和vs基本设置

    Blazor简单来说就是微软提供的.NET 前端框架。使用 WebAssembly的“云浏览器”,集成了Vue,React,Angular等知名前端框架的特点。 微软官方文档 Blazor入门基础视频合集 Blazor 入门基础教程 《进击吧!Blazor!》系列 《进击吧!Blazor!》入门教程 Blazor基础知识 Visual Studio 2022 .NET Core 6

    2024年02月14日
    浏览(33)
  • 洋桃电子STM32F407单片机入门教程笔记一:RCC时钟设置

    此文档作为对洋桃电子STM32F407单片机视频的整理,B站链接:2023更新 STM32入门F4= STM32F407单片机入门教程=WIFI连接阿里云物联网+CubeMX+HAL库+TFT彩屏+杜洋主讲_哔哩哔哩_bilibili 由于单片机内部的时钟结构都是相互关联的,一个时钟源出发可以供给多个功能,类似于树根、树杆、树

    2024年02月04日
    浏览(45)
  • STM32 学习笔记(六)定时器中断:内部时钟模式,外部时钟模式

    定时器是功能最强大,内容最复杂的32结构。 之前51用过的功能,定时产生中断。 输出比较,常用于产生 PWM 波形,驱动电机等。 输入捕获,测量方波频率。 编码器,读取正交编码器的波形。 最大定时时间:72M/65536/65536=中断频率,中断频率取倒数是最大定时时间。 定时器可

    2024年02月08日
    浏览(53)
  • Flutter 引入包import的各种含义,及常用命名规范

    import \\\'dart:xxx\\\'; 引入Dart标准库 import \\\'xxx/xxx.dart\\\'; 引入相对路径的Dart文件 import \\\'package:xxx/xxx.dart\\\'; 引入Pub仓库pub.dev(或者pub.flutter-io.cn)中的第三方库 import \\\'package:project/xxx/xxx.dart\\\'; 引入自定义的dart文件 import \\\'xxx\\\' show compute1, compute2 只导入compute1,compute2 import \\\'xxx\\\' hide compute3 除了

    2024年02月12日
    浏览(62)
  • ad18学习笔记十八:如何单独设置某一铺铜与导线的间距

    网上找的很多内容都是ad18之前的旧版本,ad18对应的介绍特别少。 直接设置全局的铺铜规格比较容易:  Altium Designer教程系列:深入学习铺铜操作 (baidu.com) Altium Designer规则及覆铜设计小技巧 (baidu.com) 单独给某一片铺铜区域设置规则也有办法: AD软件关于覆铜的高级规则设置

    2024年02月19日
    浏览(33)
  • 「Verilog学习笔记」任意奇数倍时钟分频

    专栏前言 本专栏的内容主要是记录本人学习Verilog过程中的一些知识点,刷题网站用的是牛客网

    2024年01月23日
    浏览(37)
  • ESP32学习笔记(七) 复位和时钟

    目录: ESP32学习笔记(一) 芯片型号介绍 ESP32学习笔记(二) 开发环境搭建 VSCode+platformio ESP32学习笔记(三) 硬件资源介绍 ESP32学习笔记(四) 串口通信 ESP32学习笔记(五) 外部中断 ESP32学习笔记(六) 定时器 ESP32学习笔记(七) 复位和时钟 从时钟树可以看出 时钟源共七种 ESP32 的时钟源分别

    2024年01月16日
    浏览(39)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包