北理工电子课设通信电路——锁相频率合成器的设计

这篇具有很好参考价值的文章主要介绍了北理工电子课设通信电路——锁相频率合成器的设计。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

一、设计任务和主要技术指标

利用数字锁相环CD4046设计制作频率合成器,主要技术指标为:

1.输出频率范围:300 kHz~700kHz,频率步进间隔25kHz;

2.在频率转换25 kHz步进间隔时,要求频率转换时间小于5ms;

二、设计方案选择

锁相频率合成器是基于锁相环路的同步原理,从一个高准确度、高稳定度的参考晶体振荡器,合成许多离散频率。即将某一基准频率经过锁相环(PLL)的作用,产生需要的频率。

晶体振荡器的频率fi经M固定分频后得到步进参考频率fREF,fREF信号作为鉴相器的基准与N分频器的输出进行比较,鉴相器的输出Ud正比于两路输入信号的相位差,Ud经环路滤波器得到一个平均电压Uc,Uc控制压控振荡器(VCO)频率f0的变化,使鉴相器的两路输入信号相位差不断减小,直到鉴相器的输出为零或为某一直流电平,这时称为锁定。锁定后的频率为fi /M = f0 /N = fREF即f0 =(N/Mfi = N fREF。当预置分频数N变化时,输出信号频率f0跟随着发生变化。

基于cd4046锁相环的频率合成器,硬件工程

三、电路原理与设计

1.晶体振荡器

2.5MHz振荡电路原理图和参数设计如下:

基于cd4046锁相环的频率合成器,硬件工程

2.分频器

分频器电路原理图和参数设计如下:

 基于cd4046锁相环的频率合成器,硬件工程

置数

10011100   => 25kHz

              11110100   =>300kHz

              11101100   =>500kHz

              11100100    =>700kHz

3.CD4046锁相环

CD4046锁相环电路原理图和参数设计如下:

基于cd4046锁相环的频率合成器,硬件工程

四、测量结果及分析

1.CD4046承载频率与输入电压的线性关系:

基于cd4046锁相环的频率合成器,硬件工程

 文章来源地址https://www.toymoban.com/news/detail-724739.html

大致呈线性分布

电压(V)

频率(kHz)

0

303.40

1

420.30

2

716.33

3

974.81

4

1160.00

5

1510.00

2.N分频置数频率转换时间

Tc = 4.3 ms(验收时为3.9ms左右)

基于cd4046锁相环的频率合成器,硬件工程

3.紫色为相应频率的波形。

2.5Mhz方波(晶体振荡器产生)

基于cd4046锁相环的频率合成器,硬件工程

300kHz波形:

 基于cd4046锁相环的频率合成器,硬件工程

500kHz波形

基于cd4046锁相环的频率合成器,硬件工程

 700kHz波形

 基于cd4046锁相环的频率合成器,硬件工程

 五、总体电路图

基于cd4046锁相环的频率合成器,硬件工程

 

 

 

 

 

 

到了这里,关于北理工电子课设通信电路——锁相频率合成器的设计的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包