北邮22级信通院数电：Verilog-FPGA（1）实验一“跑通第一个例程” 过程中遇到的常见问题与解决方案汇总（持续更新中）

9月前作者：青山入墨雨如画分类：Toy博客阅读(59) 违法举报

这篇具有很好参考价值的文章主要介绍了北邮22级信通院数电：Verilog-FPGA（1）实验一“跑通第一个例程” 过程中遇到的常见问题与解决方案汇总（持续更新中）。希望对大家有所帮助。如果存在错误或未考虑完全的地方，请大家不吝赐教，您也可以点击"举报违法"按钮提交疑问。

北邮22信通一枚~

跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章

持续关注作者迎接数电实验学习~

获取更多文章，请访问专栏：

北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客

目录

问题一：Verilog代码没有跑通

报错信息：

错因分析：

问题二：已连接FPGA但烧录界面没有显示

可能原因：

解决方法：

1.安装驱动

2.换数据线

问题三：找不到.pof文件

解决方案：

问题四：烧录4%Failed

问题描述：

解决办法：

问题五：重启软件后无法打开工程

解决方法：

0916更新

问题六：Modelsim安装、破解教程

问题七：所有Modelsim仿真问题

北邮22级信通院数电：Verilog-FPGA（1）实验一“跑通第一个例程” 过程中遇到的常见问题与解决方案汇总（持续更新中）,北邮22级信通院数电实验,fpga开发

第一个例程网址访问

快速上手step-max10 [小脚丫STEP开源社区] (stepfpga.com)

问题一：Verilog代码没有跑通

北邮22级信通院数电：Verilog-FPGA（1）实验一“跑通第一个例程” 过程中遇到的常见问题与解决方案汇总（持续更新中）,北邮22级信通院数电实验,fpga开发

报错信息：

Error (12007): Top-level design entity "某某" is undefined

错因分析：

这个位置需要改成自己给文件起的名字

北邮22级信通院数电：Verilog-FPGA（1）实验一“跑通第一个例程” 过程中遇到的常见问题与解决方案汇总（持续更新中）,北邮22级信通院数电实验,fpga开发

问题二：已连接FPGA但烧录界面没有显示

北邮22级信通院数电：Verilog-FPGA（1）实验一“跑通第一个例程” 过程中遇到的常见问题与解决方案汇总（持续更新中）,北邮22级信通院数电实验,fpga开发

报错信息如上；

可能原因：

1.没有安装驱动；2.数据线不适配

解决方法：

1.安装驱动

具体步骤：

1.检查是否连接了硬件…

如果没有连接了硬件，往下走：

2.右键win图标打开设备管理器

北邮22级信通院数电：Verilog-FPGA（1）实验一“跑通第一个例程” 过程中遇到的常见问题与解决方案汇总（持续更新中）,北邮22级信通院数电实验,fpga开发

3.选择其他设备/端口/通用串行总线控制器里的USB-Blaster或Altera USB-Blaster

北邮22级信通院数电：Verilog-FPGA（1）实验一“跑通第一个例程” 过程中遇到的常见问题与解决方案汇总（持续更新中）,北邮22级信通院数电实验,fpga开发

北邮22级信通院数电：Verilog-FPGA（1）实验一“跑通第一个例程” 过程中遇到的常见问题与解决方案汇总（持续更新中）,北邮22级信通院数电实验,fpga开发

右键USB-Blaster或Altera USB-Blaster，选择“更新驱动程序”

北邮22级信通院数电：Verilog-FPGA（1）实验一“跑通第一个例程” 过程中遇到的常见问题与解决方案汇总（持续更新中）,北邮22级信通院数电实验,fpga开发

选择“浏览我的电脑以查找驱动程序”

北邮22级信通院数电：Verilog-FPGA（1）实验一“跑通第一个例程” 过程中遇到的常见问题与解决方案汇总（持续更新中）,北邮22级信通院数电实验,fpga开发

填写自己的USB-Blaster路径。注意，一般USB-Blaster路径都在你软件环境下面的quartus\drivers\里。

点击下一步。

北邮22级信通院数电：Verilog-FPGA（1）实验一“跑通第一个例程” 过程中遇到的常见问题与解决方案汇总（持续更新中）,北邮22级信通院数电实验,fpga开发

最后就完成啦。

2.换数据线

如果以上安装步骤中在哪里都没有找到USB-Blaster，很有可能是数据线的问题。多用几个身边同学的数据线试试，问题可能会解决。

问题三：找不到.pof文件

北邮22级信通院数电：Verilog-FPGA（1）实验一“跑通第一个例程” 过程中遇到的常见问题与解决方案汇总（持续更新中）,北邮22级信通院数电实验,fpga开发

解决方案：

其实教程中有提示，“工程输出文件”在D:\intelFPGA_lite\22.1std\quartus\bin64\output_files中，工程输出文件就是out_files。

问题四：烧录4%Failed

问题描述：

使用 quartus prime 21 之后版本下载 pof 到小脚丫会出下面问题，下载到 4%报错 operation failed

北邮22级信通院数电：Verilog-FPGA（1）实验一“跑通第一个例程” 过程中遇到的常见问题与解决方案汇总（持续更新中）,北邮22级信通院数电实验,fpga开发

解决办法：

1.在本窗口中打开Tools->options

北邮22级信通院数电：Verilog-FPGA（1）实验一“跑通第一个例程” 过程中遇到的常见问题与解决方案汇总（持续更新中）,北邮22级信通院数电实验,fpga开发

2.勾选Enable real-time ISP to allow background programming when available选项

北邮22级信通院数电：Verilog-FPGA（1）实验一“跑通第一个例程” 过程中遇到的常见问题与解决方案汇总（持续更新中）,北邮22级信通院数电实验,fpga开发

3.此时不要开始下载 pof 文件，首先删除掉 pof 文件，添加 sof 文件，开始下载

北邮22级信通院数电：Verilog-FPGA（1）实验一“跑通第一个例程” 过程中遇到的常见问题与解决方案汇总（持续更新中）,北邮22级信通院数电实验,fpga开发

4.下载成功后删除 sof 文件，重新添加 pof 文件可以成功下载

北邮22级信通院数电：Verilog-FPGA（1）实验一“跑通第一个例程” 过程中遇到的常见问题与解决方案汇总（持续更新中）,北邮22级信通院数电实验,fpga开发

注意标红的那几个地方

之后本机器可以正常烧录pof文件。

问题五：重启软件后无法打开工程

解决方法：

1.鼠标右键Quatus图标，选择“属性”

北邮22级信通院数电：Verilog-FPGA（1）实验一“跑通第一个例程” 过程中遇到的常见问题与解决方案汇总（持续更新中）,北邮22级信通院数电实验,fpga开发

2.选择高级属性，勾选“用管理员身份运行”。

北邮22级信通院数电：Verilog-FPGA（1）实验一“跑通第一个例程” 过程中遇到的常见问题与解决方案汇总（持续更新中）,北邮22级信通院数电实验,fpga开发

3.再次打开就没有问题了。

0916更新

问题六：Modelsim安装、破解教程

参考我的博客：

北邮22级信通院数电：Verilog-FPGA（2）modelsim北邮信通专属下载、破解教程_青山如墨雨如画的博客-CSDN博客

问题七：所有Modelsim仿真问题

转载一篇很有用的博客，这里大都是关于simulation过程中出现的问题的汇总，博主很负责~

MODELSIM/仿真问题【汇总帖】 - 知乎 (zhihu.com)文章来源地址https://www.toymoban.com/news/detail-725404.html

到了这里，关于北邮22级信通院数电：Verilog-FPGA（1）实验一“跑通第一个例程” 过程中遇到的常见问题与解决方案汇总（持续更新中）的文章就介绍完了。如果您还想了解更多内容，请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章，希望大家以后多多支持TOY模板网！

本文来自互联网用户投稿，该文观点仅代表作者本人，不代表本站立场。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如若转载，请注明出处：如若内容造成侵权/违法违规/事实不符，请点击违法举报进行投诉反馈，一经查实，立即删除！

分享到：

领支付宝红包赞助服务器费用

北邮22级信通院数电：Verilog-FPGA（6）第六周实验：全加器（关注我的uu们加群咯~）

北邮22信通一枚~ 跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~ 获取更多文章，请访问专栏：北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客目录一.verilog 代码 add.v 二.管脚分配三.实验效果 3.1说明编辑 3.2实验

2024年02月06日
浏览(44)
北邮22级信通院数电：Verilog-FPGA（12）第十二周实验（2）彩虹呼吸灯（bug已解决更新至3.0）

北邮22信通一枚~ 跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~ 获取更多文章，请访问专栏：北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客目录一.代码部分 1.1一些更新和讲解 1.2改正后的代码二.管脚分配三

2024年02月04日
浏览(48)
北邮22级信通院数电：Verilog-FPGA（3）实验“跑通第一个例程”modelsim仿真及遇到的问题汇总（持续更新中）

北邮22信通一枚~ 跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~ 获取更多文章，请访问专栏：北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客注意：本篇文章所有绝对路径的展示都来自上一篇博客北邮22级信通院数

2024年02月07日
浏览(49)
北邮22级信通院数电：Verilog-FPGA（7）第七周实验（2）：BCD七段显示译码器（关注我的uu们加群咯~）

北邮22信通一枚~ 跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~ 获取更多文章，请访问专栏：北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客目录一.verilog代码 1.1 decoder_led.v 1.2 decoders.v 二.管脚分配三.效果展示四

2024年02月04日
浏览(47)
北邮22级信通院数电：Verilog-FPGA（11）第十一周实验（1）用JK触发器实现8421码十进制计数器

北邮22信通一枚~ 跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~ 获取更多文章，请访问专栏：北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客目录一.代码部分 1.1 JK_8421.v 1.2 JK_ff.v 1.3 debounce.v 二.管脚分配三.实

2024年02月05日
浏览(50)
北邮22级信通院数电：Verilog-FPGA（1）实验一“跑通第一个例程” 过程中遇到的常见问题与解决方案汇总（持续更新中）

北邮22信通一枚~ 跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~ 获取更多文章，请访问专栏：北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客目录问题一：Verilog代码没有跑通报错信息：错因分析：问题二：已连

2024年02月07日
浏览(59)
北邮22级信通院数电：Verilog-FPGA（9）第九周实验（2）实现下降沿触发的JK触发器（带异步复位和置位功能）

北邮22信通一枚~ 跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~ 获取更多文章，请访问专栏：北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客目录编辑一.代码部分 1.1 JK.v 1.2 JK_tb.v 二.仿真结果

2024年02月05日
浏览(46)
北邮22级信通院数电：Verilog-FPGA（9）第九周实验（3）实现一个具有清零功能的按键计数器，对按键进行计数并显示

北邮22信通一枚~ 跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~ 获取更多文章，请访问专栏：北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客目录一.代码部分 1.1 counter.v 1.2 debounce.v 二.管脚分配三.实现效果

2024年02月05日
浏览(59)
北邮22信通：实验六由运放器构成的音频放大电路设计、仿真、测试报告

北邮22信通一枚~ 持续更新模电实验讲解关注作者，解锁更多邮苑模电实验报告~ 获取更多文章，请访问专栏：北邮22信通——电子电路_青山如墨雨如画的博客-CSDN博客目录实验目的：设计要求： *补充： *（1）uA741的8个引脚： *（2）AD2接口： *（3）电路搭建 *（3.1）电

2024年02月08日
浏览(53)
北邮22信通：复习补充：双向链表的实现

北邮22信通一枚~ 跟随课程进度每周更新数据结构与算法的代码和文章持续关注作者解锁更多邮苑信通专属代码~ 获取更多文章请访问专栏：北邮22信通_青山如墨雨如画的博客-CSDN博客 **说明** 最近复习看到书后有双向链表的题目，编出来供大家复习~ ********* 目录

2024年02月07日
浏览(53)