FPGA面试题(2)

这篇具有很好参考价值的文章主要介绍了FPGA面试题(2)。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

一.同步复位和异步复位

  • 同步复位:当clk有效时,复位才有效。
  • 优点:有利于时序分析,防止毛刺现象出现。
  • 缺点:复位信号必须大于时钟周期,大部分逻辑器件中D触发器都只有异步复位端口,需要在寄存器数据输入插入组合逻辑,需要考虑组合逻辑延迟因素。
  • 异步复位:复位信号与clk无关,只与自身输入信号有关。
  • 优点:无需插入组合逻辑,省资源,设计相对简单。
  • 缺点:可能不满足建立时间和保持时间要求,容易出现亚稳态,易受毛刺影响。

二.同步电路和异步电路

  • 同步电路:存储电路中所有触发器的时钟端都接入同一个时钟脉冲源,因而所有的的触发器状态变化与所加的时钟脉冲信号同步。
  • 异步电路:电路没有统一的时钟,有些触发器的时钟输入端与时钟脉冲源相连。有些触发器状态变化与时钟脉冲源同步,而其他触发器状态变化不与时钟脉冲源同步。

三.软核、硬核、固核

  • 软核:综合之前的RTL级模型(HDL硬件语言描述、逻辑描述、网表、帮助文档等)。只能通过功能仿真,需要经过综合及布局布线才能使用
  • 硬核:经过验证的设计版图,具体指布局和工艺固定,经过前端,后端验证设计,设计人员不能对其进行修改。
  • 固核:带有平面规划信息的网表(带有布局规划的软核)(RTL代码+具体工艺网表)将RTL描述结合具体标准单元库进行综合优化设计,形成门级网表,再通过布局布线工具即可使用。

四.Moore/Meeley型状态机区别

  • 摩尔(Moore)型状态机:输出只与当前状态有关,与输入信号的当前值无关。(同步输出状态机)
  • 米利(Meeley)型状态机:输出不仅与当前状态值有关,而且与当前输入值有关。随输入的变化而变化(异步输出状态机)
  • 注:我们常用的状态机为混合型状态机

五.DFF和Latch的区别

  • D触发器(DFF)时钟脉冲边沿敏感,属于同步电路
  • 锁存器(Latch)时钟脉冲电平敏感,属于异步电路

文章来源地址https://www.toymoban.com/news/detail-726237.html

到了这里,关于FPGA面试题(2)的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • FPGA面试题(2)

    同步复位:当clk有效时,复位才有效。 优点:有利于时序分析,防止毛刺现象出现。 缺点:复位信号必须大于时钟周期,大部分逻辑器件中D触发器都只有异步复位端口,需要在寄存器数据输入插入组合逻辑,需要考虑组合逻辑延迟因素。 异步复位:复位信号与clk无关,只与

    2024年02月07日
    浏览(42)
  • FPGA面试-常用知识点

    本贴记录一下自己找工作过程中顺下来的知识点,如有错误的,请不吝指出,共同进步!   a) FPGA FPGA 基于 LUT ,LUT本质上就是一个RAM,每一个LUT可以看成一个有4位地址线的16x1的RAM。这也是为什么FPGA需要外接一个rom来上电配置。 包括 CLBs , I/O 块, RAM 块和可编程连线 。 在

    2024年04月26日
    浏览(42)
  • FPGA面试试题(附个人整理答案)

    一、什么是FPGA,内部资源构成?        答:FPGA(Field-Programmable Gate Array,现场可编程门阵列)是一种可以通过编程来配置的半导体设备。FPGA由成千上万个 可配置逻辑块 (CLB)和 可编程的互联资源 组成,可以实现复杂的数字计算功能。与其他类型的集成电路相比,如专用

    2024年04月11日
    浏览(55)
  • FPGA工程师面试——时序约束

    答: 时序约束主要包括 周期约束,偏移约束,静态时序路径约束 三种。通过附加时序约束可以综合布线工具调整映射和布局布线,是设计达到时序要求。 策略:附加时序约束的一般策略是先附加全局约束,然后对快速和慢速例外路径附加专门约束。附加全局约束时,首先定

    2024年02月11日
    浏览(42)
  • 【FPGA】面试问题及答案整理合集

      硬件描述语言是一种用形式化的方法来描述数字电路和系统的语言。数字电路的设计者利用这种语言可以从上层到下层逐层描述自己的设计思想,用一系列分层次的模块来表示及其复杂的数字系统。然后利用电子设计自动化(EDA)工具来进行仿真验证,再把其中需要变为具

    2024年03月09日
    浏览(49)
  • FPGA面试题(4)(跨时钟域处理)

    慢-快 快-慢 单bit 在快时钟域同步打拍,将信号同步到快时钟域 展宽后同步打拍 多bit 异步FIFO 异步FIFO+握手信号 适用于单bit跨时钟域处理 所谓的打两拍就是定义两级寄存器实现延时 那为什么是打两拍,不是打一拍,打三拍? 打拍的作用:第一拍是异步信号转同步信号,第二

    2024年04月09日
    浏览(35)
  • FPGA/IC面试常见问题汇总

    参考:数字IC设计工程师笔试面试经典100题_OnePlusZero的博客-CSDN博客_数字ic设计面试题 目录 参考:数字IC设计工程师笔试面试经典100题_OnePlusZero的博客-CSDN博客_数字ic设计面试题 1、同步复位和异步复位的优缺点 2、什么是竞争和冒险,如何消除? 3、什么是同步电路,什么是异

    2024年02月11日
    浏览(45)
  • FPGA工程师面试——基础知识

    答:系统设计电路构思,设计说明与设计划分, 电路设计与输入(HDL代码、原理图), 功能仿真与测试, 逻辑综合, 门级综合, 逻辑验证与测试(综合后仿真), 布局布线, 时序仿真, 板级验证与仿真, 加载配置, 在线调试。 答:需要的逻辑资源、应用的速度要求,

    2024年02月09日
    浏览(47)
  • FPGA面试笔记ca-cz

    SRCC(Single Region Clock Capable) : 单区域时钟可用 MRCC(Multi-Region Clock Capable) : 多区域时钟可用 我使用过Xilinx厂商,Device Family为KINTEX-7系列下的Device Name为XC7K160T-2FFG676I的芯片 同步时钟 :在数字电路中,各个部分的操作都按照相同的时钟信号(通常具有相同的频率和相位)进行协调。

    2024年01月19日
    浏览(60)
  • 数字IC/FPGA面试题目合集解析(一)

    1,计算题:计算该触发器等效的建立保持时间(西安某Fabless面试笔试题) 2,计算题:计算组合逻辑的延时时间范围 3,选择题:Which of following ways cannot be used to improve timing of a hold violation path 问题:原触发器,即对于D点的建立时间,保持时间均为2ns,先由于存在线延时,对

    2024年02月06日
    浏览(43)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包