数字芯片设计流程

这篇具有很好参考价值的文章主要介绍了数字芯片设计流程。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

首先介绍下模拟信号与数字信号的区别:模拟信号在时间和数值上是连续的,例如我们要录制一段声音,模拟信号是用一段连续变化的电磁波或电压信号来表示,自然界中的信号以模拟信号呈现。而数字信号在时间和数值上是离散的、间断的。模拟信号通过采样、量化、编码可以转化为数字信号,而在满足香农(Claude Elwood Shannon)采样定理的条件下,数字信号也可以复原为模拟信号。下图演示将模拟信号转化为数字信号:

数字芯片设计,基本理论,arm开发,硬件工程,fpga开发,Powered by 金山文档

这里采用二进制编码,可以看出数字信号只有0和1两种状态,也可以采用八进制、十六进制进行编码,它们可以按照一定的规则进行相互转化。处理数字信号的芯片称为数字芯片,常见的数字芯片有CPU、GPU、DPU等。

数字芯片设计流程 :设计一款芯片是一项极其复杂的工程,需要团队的合作才能完成这项任务。根据每个阶段的任务不同,数字芯片设计可以分为数字前端、数字中端、数字后端三个步骤。

数字前端:前端设计/验证

这一阶段主要完成项目需求定义、架构设计、RTL代码编写、功能验证等步骤。

首先必须确定芯片的具体指标:主要有物理实现、性能指标、功能指标等。物理实现包含制作工艺、裸片面积等;性能指标如速度、功耗等;功能指标可分为功能描述及接口定义等。确定好具体指标后,需要用C、C++、matlab等系统建模语言对各个模块描述,对方案的可行性进行验证,称为系统级设计,这部分工作由芯片架构工程师完成。

系统级设计无误后,进行RTL寄存器传输级设计、功能验证、逻辑综合、形式验证、STA静态时序分析等步骤,下面将详细介绍。

RTL设计:利用硬件描述语言,如Verilog、VHDL,将算法转换成以寄存器及触发器之间的数据传输为基础的形式进行描述,这部分工作由芯片设计工程师完成。

功能验证:每完成一个模块、一项功能后,都需要用大量的用例验证其正确性,确保逻辑正确。功能验证由芯片验证工程师完成。

逻辑综合:将描述逻辑关系的RTL语言翻译成物理电路的各种元器件单元及其连接,称为逻辑综合,综合后得到门级网表,门级网表=标准单元+连线。

形式验证:形式验证是通过数学模型的方法来检查综合后的门级网表与 RTL是否匹配。

STA静态时序分析:通过数学的方法来计算并分析所有的路径,检查其是否违反电路设计者的时序要求。

数字中端:DFT实现

DFT即可测性设计:为了在芯片生产之后测试芯片的良率,看物理制造有无错误,一般是在电路中加入扫描链,这部分工作由DFT工程师完成。

数字后端:物理实现

这一阶段主要包括:布局布线、寄生参数提取、静态时序分析、版图物理验证、生成GDSII文件及流片。

布局布线:布局是指放置芯片的模块位置,将各种功能模块按照一定的规则放置在不同的位置。布线时首先布局时钟线,即时钟树综合CTS,完成后再布局普通的线。布局布线直接影响到芯片面积的大小。

寄生参数提取:提取电路的延迟信息。

静态时序分析STA:前端的时序分析是依靠模型,反映的是理论上的时序情况。后端的时序分析是针对布局布线后的物理网表,反映更真实的时序情况。

版图物理验证:这一阶段大致可以分为DRC和LVS。DRC即设计规则检查,检查内容涵盖设计规则检查、连线间距检查、连线宽度是否符合工艺要求等;LVS验证:简单地说,就是将版图与综合后的门级电路图的对比验证。

生成GDSII文件及流片:完成物理版图验证无误后,物理版图以GDSII文件的格式交给芯片代工厂,在晶圆硅片上做出实际的电路,再进行封装测试,满足要求后即可上市,从而完成一款芯片的开发。文章来源地址https://www.toymoban.com/news/detail-727433.html

到了这里,关于数字芯片设计流程的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • 根据cadence设计图学习硬件知识day05 了解一些芯片

    1.NXS0102DC 介绍         NXS0102是一款2位双电源转换收发器,具有自动方向感测功能,可实现双向电压电平转换。它具有两个2位输入输出端口(An和Bn)、一个输出使能输入(OE)和两个电源引脚(VCC(A)和VCC(B))。VCC(A)可以以1.65V和3.6V之间的任何电压供电,VCC(B)可

    2023年04月26日
    浏览(37)
  • 根据cadence设计图学习硬件知识day04了解一些芯片

            PI3PCIE3212是PCIe Gen3.0、8Gbps、4对2差分,PCI ExpressR 3.0性能,8.0Gbps  双向信道多路复用器/多路分解器开关。由于其低的位对位偏斜,高的通道对通道噪声隔离双向操作和带宽,该产品是PCI Express°3.0信号的理想选择3dB带宽:8.1GHz以8.0Gbps进行切换。低位到位倾斜,最大

    2023年04月22日
    浏览(70)
  • 【Linux下6818开发板(ARM)】硬件空间挂载

    (꒪ꇴ꒪ ),hello我是 祐言 博客主页:C语言基础,Linux基础,软件配置领域博主🌍 快上🚘,一起学习! 送给读者的一句鸡汤🤔: 集中起来的意志可以击穿顽石! 作者水平很有限,如果发现错误,可在评论区指正,感谢🙏         在嵌入式系统开发中,经常需要使用外部硬件

    2024年02月14日
    浏览(42)
  • 面经-2023-联发科MTK-数字芯片设计

    专栏推荐: 2023 数字IC设计秋招复盘——数十家公司笔试题、面试实录 专栏首页: 2023 数字IC设计秋招复盘——数十家公司笔试题、面试实录 专栏内容: 笔试复盘篇 2023秋招过程中整理的笔试题,来源包括我自己求职笔试以及整理其他同学的笔试。包含华为、中兴、联发科、

    2024年02月12日
    浏览(37)
  • 数字电路硬件设计系列(七)之泄放电路设计

    泄放电路就是将一部分能量转换成热或者其它形式能量的电路。 单板断电后,LED灯长时间没有熄灭,就是对储能器件的能量没有合理的泄放掉。 余电快速泄放电路 ,即 放电电路 ,用在需要快速反复开关电源,且负载电路上有大容量电容的场景。断开电源开关后,如果负载

    2024年02月09日
    浏览(189)
  • 英特尔和 ARM 将合作开发移动芯片技术,如何看待双方合作?

    最近市场传出Arm要自产芯片,供智能手机与笔电等使用后,外媒指Arm自产芯片将由英特尔晶圆代工部门打造,变成英特尔晶圆代工客户。将采用英特尔18A工艺,可以对标台积电的2纳米。 最近很多小伙伴找我,说想要一些ARM的资料,然后我根据自己从业十年经验,熬夜搞了几

    2024年01月17日
    浏览(56)
  • (数字图像处理MATLAB+Python)第十二章图像编码-第一、二节:图像编码基本理论和无损编码

    图像编码 :一种将数字图像转换为压缩表示形式的过程。它的目标是减少图像数据的存储空间,并在传输或存储时减少带宽和存储需求、主要分为两类 无损压缩 :尽可能地保留原始图像的所有信息,以实现无失真的压缩。其中最常见的算法之一是无损JPEG(JPEG-LS)编码,它

    2024年02月10日
    浏览(146)
  • 数字电路硬件设计系列(十八)之eMMC电路设计

    eMMC(Embedded Multi Media Card) 是 嵌入式多媒体卡 的简称,主要是针对只能手机和平板电脑特点二设计的。它的实质是在 NAND Flash的基础上增加了一个控制器,并预留了一个标准接口 。 参考设计获取方式:关注下面公众号,回复:eMMC即可。 eMMC颗粒的PIN脚主要分为三组:电源引脚、

    2024年02月10日
    浏览(81)
  • 数字电路硬件设计系列(十一)之CAN电路设计

    CAN通信时一种工业控制通信系统,最早时应用于汽车电子产品。CAN总线主要的特点: 传输距离远,最远可达10km。 CAN总线抗干扰能力强,有有效保证整个系统的稳定性。 CAM总线传输的速度快,理论上峰值可以达到1Mbps,能有效保证数据通信的即时性。 单条总线上,支持128个节

    2024年02月10日
    浏览(48)
  • 数字电路硬件设计系列(三)之缓启电路设计

            在一些大电压、大电流的产品中,上电的瞬间通常会有较大的电流冲击,下图是一款产品上电过程中波形。最大的电流达到14.2A,这种过流有可能损坏电子元器件。 电流过充波形 解决上述问题,通常采取的策略是在电源的入口增加 缓启动电路 ,也成为 软起动 。

    2024年02月06日
    浏览(62)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包