10.27~10.29数电第三次实验分析与问题

这篇具有很好参考价值的文章主要介绍了10.27~10.29数电第三次实验分析与问题。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

实验要求

10.27~10.29数电第三次实验分析与问题,数电,单片机,嵌入式硬件

10.27~10.29数电第三次实验分析与问题,数电,单片机,嵌入式硬件

10.27~10.29数电第三次实验分析与问题,数电,单片机,嵌入式硬件

10.27~10.29数电第三次实验分析与问题,数电,单片机,嵌入式硬件

分析

寄存器

D触发器有两个输出口,一个输入口,一个时钟信号,一个复位信号

同步异步就是说复位信号在不在always里

给它加一个load就成了一位寄存器,

寄存器堆

8个8位的寄存器堆,每个寄存器都有两读一写的功能

意思应该是说,每个寄存器都要存储8位的信号,然后这个板子上一共要实现8个,

写入数据的w_data决定下一个位置存的数是多少,由于板子开关不够,第八位和第七位固定为1和0,然后1~6位由SW0~SW5输入

寄存器选,r_addr1,SW9~SW11,r_addr2,SW6~SW8,

应该是在读,各控制两个灯,

写寄存器选择,w_addr,SW12~SW14是说在写控制的模式下,选一个寄存器写入数据,由于一共有8个寄存器,所以需要3个开关来决定,这个就是要选是哪个寄存器来存储这个输入的数

写控制,SW15,决定是读还是写

10.27~10.29数电第三次实验分析与问题,数电,单片机,嵌入式硬件

输出数据输出到LED灯上,data1是前8个,data2是后8个

wen是开关15,用来决定是读还是写,wen为1时,是写

wen为0时,是读,这个时候该LED灯亮,怎么亮取决于对应地址保存的数据

整体操作思路就是先确定写控制,确定是读还是写,

如果是读,就选寄存器(读寄存器选),选定一个后,每个寄存器可以存两个数,分别在地址1和地址2,那么就根据地址1和地址2对应的开关情况,决定相应位置LED的亮灭情况

如果是写,也是先选寄存器(写寄存器),选定一个后,没有写地址开关,应该是FIFO模式

10.27~10.29数电第三次实验分析与问题,数电,单片机,嵌入式硬件

存储器

在时钟上升沿,采集地址,输入数据,

10.27~10.29数电第三次实验分析与问题,数电,单片机,嵌入式硬件

就是先给地址,然后看we,如果是读状态,就直接输出地址上的数;如果是写状态,就根据data_in,在地址上输入对应的数

10.27~10.29数电第三次实验分析与问题,数电,单片机,嵌入式硬件

10.27~10.29数电第三次实验分析与问题,数电,单片机,嵌入式硬件

问题

Q.什么是同步异步复位的D触发器?同步清零,异步清零区别是啥?

A.

同步,异步是对于时钟而言的。

同步指的是,状态的变化需要等待时钟有效沿来触发,所有动作同时跟随这个时钟变化,而异步时,状态变化不依赖与时钟。

异步清零说的是,你需要对一个计数器在满足某种条件时想要他归零,但又不需要等下一个时钟过来,是一个条件满足就立即执行的过程;

同步置数,比如你想让计数器采用置数法实现任一模计数,你要设置一个条件,计数记到1001时实现置数,但是,当计数器记到1001的时候,不能立马置数,要等下一个时钟有效沿来,你的条件才能生效,才能完成置数!

异步清零,当输出的状态是1001时,不等下一个有效时钟到来,这一瞬间立马计数器被清零,表现在状态图里面就是,1001这个状态是一个过渡状态,他的出现只是短暂一瞬!

“异步”输入信号和时钟信号无关,是指输入信号变为有效状态,器件的状态就改变;

“同步”输入信号和时钟信号有关,实际上输入信号和时钟信号进行了与运算或者与非运算,输入信号和时钟信号的运算结果是有效的,器件的状态才会改变。

Q.寄存器怎么操作?效果是什么?8位寄存器怎么用?

10.27~10.29数电第三次实验分析与问题,数电,单片机,嵌入式硬件

什么意思

Q.数据怎么保存?保存在哪?

Q.什么是通用移位,什么是桶形移位?
Q.移位指的是什么?

Q.单个寄存器怎么写入数据?对于实验二没有指定地址怎么写?读又该怎么读?从哪读?文章来源地址https://www.toymoban.com/news/detail-729542.html

到了这里,关于10.27~10.29数电第三次实验分析与问题的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • 英国选校8.27|8.29

    目录 IC帝国理工学院 UCL伦敦大学学院​​​​​​​ Band A B C  专业院系 爱丁堡 曼彻斯特 KCL伦敦国王学院 Bristol布里斯托 华威 南安普顿 24qs 专业 位置 双非 雅思 气候 备注 9 MSc Scientific and Data Intensive Computing MSc Urban Spatial Science MSc Advanced Materials Science MSc Power Systems Engineerin

    2024年02月10日
    浏览(37)
  • 10、MATLAB程序设计与应用刘卫国(第三版)课后实验十:方程数值求解

    目录  一、  二、  三、  四、  五、 分别用 3种不同的数值方法解线性方程组。   --------------------------------------- 示例代码 - -------------------------------------------- -------------------------------------- - 运行结果 --------------------------------------------- 求代数方程的数值解。 (1)3x +sin x-e

    2024年02月16日
    浏览(44)
  • 数电实验:门电路实验

    一、实验目的: 1)熟悉常用门电路的逻辑功能。 2)了解门电路的特性和参数的测试方法。 3)了解TTL门电路与CMOS门电路的不同。 4)熟悉TTL集电极开路门和三态门电路的特点与功能。 二、实验内容 1)CT74LS00逻辑功能测试 输入端A、B分别输入不同的逻辑电平,测试输出端F相

    2024年02月03日
    浏览(26)
  • 数电实验1:计数器实验

           计数是一种最简单基本的运算。计数器就是实现这种运算的逻辑电路,计数器在数字系统中主要是对脉冲的个数进行计数,以实现测量、计数和控制的功能,同时兼有分频功能。本次实验采用50MHz时钟进行系统仿真,并具备低电平有效的复位信号。计数从0~100,当计数

    2024年02月05日
    浏览(49)
  • NJU数电实验1-3

    逻辑表达式: y = ( ∼ s a ) ∣ ( s b ) y=(sim sa)|(sb) y = ( ∼ s a ) ∣ ( s b ) 逻辑电路: 数据流建模 数据流建模主要是通过连续赋值语句 assign 来描述电路的功能 仿真代码: 编译: 波形: 结构化建模 结构化建模主要通过逐层实例化子模块的方式来描述电路的功能 行为建模 行为

    2024年02月04日
    浏览(42)
  • Ubuntu 18.04升级GLIBC2.27为GLIBC2.29

    1. 查看当前版本         ubuntu18.04本身的GLIBC版本是2.27可以通过下面这句指令查看  2. 下载GLIBC2.29         接下来的过程进入超级管理员模式进行 3. 解压并创建对应文件夹 4. 编译安装 5. 建立软链接         上面指令是在新终端中查看当前的链接,会发现libm.so.6--li

    2024年02月02日
    浏览(49)
  • 【数电实验】随机数生成电路

    1. 设计并实现一个随机数生成电路,每 2 秒 随机生成一个 0~999 之间的数 字,并在数码管上显示生成的随机数。 2. 为系统设置一个复位键,复位后数码管显示“000”,2 秒后再开始每 2 秒 生成并显示随机数,要求使用按键复位。 3. 实验板上输入时钟选择 1kHz 或更高的频率。

    2024年02月08日
    浏览(45)
  • 【数电实验】实验 5 数码管动态扫描显示电路设计

    【2023-11-16:修改Y为4位宽,支持显示学号8和9】 实验要求 一、实验目的 1. 学习动态扫描显示数码管的使用。 2. 学习数据选择器及其信号分配方法。 3. 巩固 Verilog HDL 层次化设计电路的方法。 利用modelsim仿真 模块代码 1.modelsim仿真代码 2.程序源代码 RTL电路图 验收波形图 引脚

    2024年02月03日
    浏览(48)
  • 数电实验6:可控分频器设计

    学习 ModelSim 仿真方法。 巩固 Verilog HDL 时序电路设计。 FPGA 开发板上有一个 50MHz 的高频时钟。设计一个可控分频器,clk_in 为分频器时钟输入, sel为选择开关, clk_out为分频器信号输出。当sel=0时,fclk_out=sn[2:0]Hz;当 sel=1 时, fclk_out=sn[4:0] Hz。 clk_out 的占空比 D=28%;(D=tH/T,

    2024年02月05日
    浏览(38)
  • 数电仿真实验-数字钟的设计

    1、掌握任意模值计数器的设计方法 2、掌握multisim仿真软件对电路进行仿真验证的方法。 3、掌握数字综合系统设计的方法,能够对整体电路进行功能测试及故障检测。

    2023年04月26日
    浏览(44)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包