AD9361从入门到入土系列----AD9361工作在LVDS模式的接口规范

这篇具有很好参考价值的文章主要介绍了AD9361从入门到入土系列----AD9361工作在LVDS模式的接口规范。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

因最近公司需要,借此机会和大家一起学习AD9361

制作不易,记得三连哦,给我动力,持续更新!

工程文件下载:纯硬件SPI配置AD9361   提取码:g9jy

各接口介绍:

1、DATA_CLK

2、FB_CLK

3、RX_FRAME

4、RX_D[5:0]

5、TX_FRAME

6、TX_D[5:0]

7、ENABLE

8、TXNRX

-----------------------------------------------------------------------------------------------------------------------------

AD9361数据路径在低电压差分信号(LVDS)模式(ANSI-644兼容)下的操作。AD9361数据路径接口使用并行数据总线(P0和P1)在AD9361和BBP之间传输数据样本。总线传输使用简单的硬件握手信令进行控制。在LVDS模式下,两个总线都是差分信号。

AD9361LVDS接口便于连接具有LVDS功能的定制Asic和Fpga。LVDS接口通常用于系统在嘈杂环境中需要优越的开关性能和比标准CMOS接口所能提供的更高的数据速率时。采用LVDS模式时,建议所有走线长度保持不超过12英寸,并保持差分走线靠近且长度相等。
 

如下图:AD9361与BBP接口连接电路图

fpga的lvds接口,ad9361,fpga开发

 下面将对其各个信号,进行单独讲解:

数据路径信号:

1、DATA_CLK

DATA_CLK是ad9361中产生的差分LVDS信号,作为RX数据路径的主时钟提供给BBP。BBP使用此主时钟作为接口数据传输和数据样本基带处理的定时参考。DATA_CLK在接收操作期间为RX_D[5:0]信号提供源同步定时和DDR操作。SDR在LVDS模式下不可用。

2、FB_CLK

FB_CLK是从BBP驱动的差分LVDS信号,是DATA_CLK的反馈(环回)时钟。FB_CLK在TX突发期间为TX_D[5:0]信号提供具有双边沿捕获的源同步定时。

3、RX_FRAME

RX_FRAME是从AD9361驱动并提供给BBP的差分LVDS信号,用于帧化AD9361提供的数据采样。高跳变指示帧的开始。RX_FRAME可以设置为突发开始时的单个高电平跳变并在整个突发中保持高电平,或者可以设置为在每个帧开始时具有上升沿(50%占空比)的脉冲串。

4、RX_D[5:0]

RX_D[5:0]是由六(6)个差分对组成的差分LVDS数据总线。它通过接收数据从AD9361驱动到BBP。数据以成对的数据字在该总线上传输,以创建12位数据总线。

5、TX_FRAME

TX_FRAME是从BBP驱动的差分LVDS信号,并提供给AD9361帧提供的数据采样。高跳变指示帧的开始。TX_FRAME可以设置为突发开始时的单个高电平跳变并在整个突发中保持高电平,或者可以设置为在每个帧开始时具有上升沿(50%占空比)的脉冲串。

6、TX_D[5:0]

TX_D[5:0]是由六(6)个差分对组成的差分LVDS数据总线。它从BBP驱动。AD9361,数据通过发送器输出。数据以成对的数据字在该总线上传输,以创建12位数据总线。

7、ENABLE

使能从BBP驱动到AD9361,以在TDD模式下提供数据传输突发控制(连同TXNRX)。使能由BBP至少在单个DATA_CLK周期内断言,以指示每个突发的开始。它随后在至少单个DATA_CLK周期内第二次断言,以指示每个突发的结束。

8、TXNRX

TXNRX从BBP驱动到AD9361,并在ENSM处于TDD模式时提供数据传输突发控制(以及使能)。当AD9361将ENABLE采样为高电平以启动突发时,TXNRX上的电平也会被采样以确定数据方向。在TDD模式下,TXNRX采样高电平表示发送突发,TXNRX采样低电平表示接收突发。

附加接口信号:

1、CLOCK_OUT

CLOCK_OUT是设计用作BBP的主时钟源的输出信号。通过写入SPI寄存器0x00A[D7:D5],可以将该输出编程为输入时钟的缓冲版本或RX数据路径ADC时钟的倍数。该输出通过在SPI寄存器0x00a中设置位D4来启用。注意时钟频率必须始终小于61.44mhz。

2、CTRL_IN[3:0]

CTRL_IN引脚是四(4)个可编程输入信号,用于实时控制TX衰减和RX增益功能。

CTRL_IN0和CTRL_IN1可配置为在SPI寄存器0x081中设置适当位时分别控制TX1和TX2通道衰减。在这种配置中,当相应的CT RL_IN引脚被切换时,加载在每个通道的相应SPI寄存器中的衰减值被激活。该子系统也可以配置为CTRL_IN0通过更改SPI寄 存器0x081中的位设置来控制两个TX通道。

CTRL_IN引脚也可用于提供RX增益设置的硬件控制。在SPI寄存器0x0fb中设置位D1和D0将手动增益控制(MGC)块置于硬件控制模式。在该模式下,CTRL_IN0上的脉冲导致RX1上的增益增加,CTRL_IN1上的脉冲导致RX1上的增益减小。类似地,CTRL_IN2上的脉冲导致RX2上的增益增加并且CTRL_IN3上的脉冲导致RX2上的增益减小。

CTRL_IN2还可用于在称为"混合模式"的接收机AGC模式中提供硬件控制。在此模式下,当BBP将CTRL_IN2引脚拉高时,会发生增益变化。这允许BBP直接控制增益设置更改的时间。要启用此模式,SPI寄存器0x0fa中控制AGC设置的控制位必须设置为启用混合模式。

3、CTRL_OUT[7:0]

CTRL_OUT引脚是用于实时处理的八(8)个可编程数字输出信号。这些输出包括内部生成的功能和状态位,如PLL锁定、校准完成和AGC功能。CTRL_OUT位的配置是通过选择SPI寄存器0x035中的输出数据集并启用SPI寄存器0x036中的所需输出位来完成的。

4、EN_AGC

EN_AGC是提供AGC何时活动的实时控制的输入信号。当拉高时,EN_AGC引脚迫使AGC解锁,以便可以对增益设置进行调整。如果未使用EN_AGC引脚,则增益锁定延迟位(0x014[D1])必须设置为高。

5、GPO[3:0]

GPO引脚是数字输出,可配置为监控ENSM状态或用作通用逻辑输出。这些引脚特别适用于偏置连接的功率放大器或控制TDD系统中使用的前端开关。当SPI寄存器0x026[D4]清零时,引脚从属于ENSM。在这种情况下,SPI寄存器0x020确定当ENSM进入RX状态时哪些位改变状态,当ENSM进入TX状态时哪些位改变。在这种情况下,每个引脚的初始状态由SPI寄存器0X027[D3:D0]中的设置决定。当SPI寄存器0x026[D4]置位时,GPO引脚由SPI寄存器0x027[D7:D4]直接控制。

6、RESETB

RESETB是允许ad9361异步硬件复位的输入信号。施加于该引脚的逻辑低电平复位器件(所有SPI寄存器均复位为默认设置,器件置于睡眠模式)。

7、SYNC_IN

SYNC_IN是一个逻辑输入,可用于在多个AD9361器件的数据端口之间提供同步。在多芯片同步(MCS)模式下,多个器件连接到同一个外部参考时钟。每个器件上的SYNC_IN引脚接收一对脉冲,将内部基带PLL时钟重新定位到公共参考边沿。这消除了在单个芯片内部产生的任何可能导致数字数据失调的时钟偏差。此功能在需要来自多个源的同步数据的系统中很有用(比单个AD9361可用的通道更多)。

下期更新,数据和时钟时序图,以及讲解!文章来源地址https://www.toymoban.com/news/detail-732922.html

到了这里,关于AD9361从入门到入土系列----AD9361工作在LVDS模式的接口规范的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • 动态规划:从入门到入土系列(一)

    🎈个人主页:🎈 :✨✨✨初阶牛✨✨✨ 🐻推荐专栏1: 🍔🍟🌯C语言初阶 🐻推荐专栏2: 🍔🍟🌯C语言进阶 🔑个人信条: 🌵知行合一 本篇是动态规划系列的入门基础题,以\\\"第 n 个泰波那契数\\\"和 \\\"三步问题\\\"为例子. 题目来源于:力扣 题目链接:传送门 泰波那契序列 Tn 定义如下:

    2024年02月16日
    浏览(40)
  • AD9361收发器中文手册

    因最近公司需要,借此机会和大家一起学习AD9361 制作不易,记得三连哦,给我动力,持续更新! 工程文件下载: 纯硬件SPI配置AD9361    提取码:g9jy ----------------------------------------------------------------------------------------         接收RF信号,并将其转换成可供BBP使用的数字数据

    2023年04月19日
    浏览(44)
  • AD9361纯逻辑FPGA驱动,单音信号收发例程,可动态配置9361

    AD9361纯逻辑FPGA驱动,单音信号收发例程,可动态配置9361,verilog代码,Vivado 2019.1工程。 在当前高度发达的科技时代,FPGA(Field Programmable Gate Array)已成为在数字电子领域中广泛应用的关键技术之一。FPGA作为一种可编程的集成电路,具备了硬件级的性能和灵活性,被广泛用于

    2024年04月13日
    浏览(36)
  • 开源ZYNQ AD9361软件无线电平台

    (1) XC7Z020-CLG400 (2) AD9363 (3) 单发单收,工作频率400MHz-2.7GHz (4) 发射带PA,最大输出功率约20dbm (5) 接收带LNA,低噪声系统 (6) 支持USB供电 (7) 1路千兆以太网RJ-45接口 (8) 板载UART/JTAG二合一接口 (9) 标准信用卡尺寸85mm*56mm 框图如下: 实物图如下: 原理图

    2024年02月14日
    浏览(48)
  • 无中频软件无线电芯片AD9361的基本介绍

    AD9361在咱们产品中的很多,这也是一个很典型软件无线电芯片架构。我们在这里从软件角度简单介绍一下:   抛弃硬件细节,对于我们软件程序员来说面对的只有两个通路:数据通路和控制通路。 先说控制通路, 通过SPI读写AD9361的寄存器实现对芯片的控制,在实际实现时候

    2024年02月09日
    浏览(40)
  • AD9361+zedboard(ZYNQ7020)的SDK工程(上)

    1.准备工具 vivado2018.3 HDL源码:https://wiki.analog.com/resources/fpga/docs/releases no_os:https://github.com/analogdevicesinc/no-OS 注意:HDL源码下载的版本要与vivado一致,我这里是2018.3 HDL版本选择 2.构建vivado工程 2.1编译源文件 解压下载的HDL文件的压缩包 进入该文件夹C:AD9361hdl-hdl_2019_r1project

    2024年02月13日
    浏览(42)
  • ZedBoard+AD9361_FPGA的PL端纯逻辑(verilog)配置控制9361(一)_初始化寄存器脚本文件生成

    由于9361的寄存器较多,首先利用AD936X Evaluation Software 软件,根据我们的项目需求,配置相应的功能参数,生成寄存器参数配置文件。 我建议大家选择安装AD936X Evaluation Software 2.1.3版本,下载安装软件,一路点击下一步即可完成安装。软件安装包:百度网盘  提取码:mww7 安装

    2024年02月13日
    浏览(41)
  • 基于AD9361的BPSK调制解调器、位同步、误码率测试demo

    基于AD9361的BPSK调制解调器、位同步、误码率测试demo。 零中频架构,适用于AD9361等软件无线电平台,带AD9361纯逻辑FPGA驱动,verilog代码,Vivado 2019.1工程。 本产品为代码 基于AD9361的BPSK调制解调器、位同步、误码率测试demo 1. 简介    在软件无线电平台上,进行调制解调操作是

    2024年04月23日
    浏览(49)
  • Git使用 从入门到入土 收藏吃灰系列(二) Git的安装与配置

    参考安装Git 详细安装教程 参考视频B站 Git最新教程通俗易懂,这个有点长,感觉讲的精华不多 参考视频『Git』知道这些就够了_哔哩哔哩_bilibili,这个精华多,推荐看这个 参考视频7小时学会Git 基础全套完整教程(从入门到精通)_哔哩哔哩_bilibili,这个虽然长,但是他偏实践

    2023年04月13日
    浏览(37)
  • 【Python系列】Python教程合辑-史上最全最详细-从入门到入土,看这一篇就够了

    目录 Python合辑汇总列表 用Python自动办公,做职场高手【完结】     玩转Python3入门到精通视频教程     数据分析资料包  全民一起玩Python     千锋教育Python700集零基础入门到精通(爬虫 办公自动化 数据分析)     慕课网实战课-畅销3年的Python分布式爬虫课程-原版提取  

    2024年02月22日
    浏览(87)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包