FPGA----VCU128的DDR4无法使用问题(全网唯一)

这篇具有很好参考价值的文章主要介绍了FPGA----VCU128的DDR4无法使用问题(全网唯一)。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

1、在Vivado 2019.1版本中使用DDR4的IP核会遇到如下图所示的错误,即便过了implementation生成了bit,DDR4也无法正常启动。

FPGA----VCU128的DDR4无法使用问题(全网唯一),fpga开发

2、解决办法,上xilinx社区搜一下就知道了

AMD Customer Communityhttps://support.xilinx.com/s/article/69035?language=en_US这是关于DDR4的所已知问题的解决方案 AMD Customer Communityhttps://support.xilinx.com/s/article/73052?language=en_US

这是关于“[Mig 66-119] Phy core regeneration & stitching failed. Please check vivado.log and debug_core_synth.log files in the directory: C:/Users/DELL/AppData/Local/Temp/32668 to debug the problem.
”问题的解决方案。

[66-119]错误在2019.2版本可安装两个补丁包解决。在2019.2.1版本以后可以完美解决。

3、需要注意的是,VCU128的DDR4配置,应当按如下方法配置,不然无法使用。

FPGA----VCU128的DDR4无法使用问题(全网唯一),fpga开发

FPGA----VCU128的DDR4无法使用问题(全网唯一),fpga开发 上面这个框貌似必须勾选,对应c0_ddr4_cs_n端口,可以防止发生致命错误。文章来源地址https://www.toymoban.com/news/detail-732992.html

到了这里,关于FPGA----VCU128的DDR4无法使用问题(全网唯一)的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • FPGA----UltraScale+系列的PS侧与PL侧通过AXI-HP交互(全网唯一最详)附带AXI4协议校验IP使用方法

    1、之前写过一篇关于ZYNQ系列通用的PS侧与PL侧通过AXI-HP通道的文档,下面是链接。 FPGA----ZCU106基于axi-hp通道的pl与ps数据交互(全网唯一最详)_zcu106调试_发光的沙子的博客-CSDN博客 大家好,今天给大家带来的内容是,基于AXI4协议的采用AXI-HP通道完成PL侧数据发送至PS侧(PS侧数

    2024年02月13日
    浏览(51)
  • DDR4 SDRAM (MIG) IP 核用法

    我们只需关注与IP核交互的部分信号即可,IP核与DDR4交互的部分不用关心。下图框出的部分即需要关注的信号。 框起来的信号的详细用法,具体可以参考官方给的 example design,此文章主要总结用法,可能并不详细。 关于写: c0_ddr4_app_wdf_wren= 1 时数据写入DDR, 数据写入成功必须

    2024年02月11日
    浏览(47)
  • 参考 | 辨别真假笔记本三星内存条 (ddr4)

    内存条贴张上面有两串值得注意的编码, 其中编码的具体意义参考三星官方文件 上面的那串编码 8GR 1Rx8 PC4-2666V-SA1-11 , 参考官方文档第十二页 编码 含义 8GB 内存条容量大小8GB 1Rx8 模组采用 1个rank , 位宽为8bits; 1个rank是64bits, 64/8=8, 代表共8个颗粒, 每个内存颗粒为1G; 关于rank解释

    2024年02月08日
    浏览(84)
  • 是否可以将笔记本电脑上的内存条从 DDR3 更换为 DDR4?

    通常情况下,将笔记本电脑上的内存条从 DDR3 更换为 DDR4 是不可行的。原因如下: 物理插槽不兼容:DDR3 内存和 DDR4 内存使用不同的物理插槽。DDR3 内存插槽与 DDR4 内存插槽的位置、引脚数目和接口设计都不同,因此 DDR4 内存条无法直接插入 DDR3 内存插槽。 电压不兼容:DDR

    2024年02月13日
    浏览(125)
  • FPGA----ZCU106基于axi-hp通道的pl与ps数据交互(全网唯一最详)

    1、大家好,今天给大家带来的内容是,基于AXI4协议的采用AXI-HP通道完成PL侧数据发送至PS侧(PS侧数据发送至PL侧并没有实现,但是保留了PL读取PS测数据的接口) 2、如果大家用到SoC这种高级功能,那大家应该对于AXI4协议已经很熟悉了,但本文侧重点为初学者直接提供可以上

    2023年04月24日
    浏览(46)
  • 紫光FPGA DDR3 IP使用和注意事项(axi4协议)

    紫光DDR3 IP使用 对于紫光ddr3 IP核的使用需要注意事情。 阅读ddr ip手册: 1、注意:对于写地址通道,axi_awvalid要一直拉高,axi_awready才会拉高。使用的芯片型号时PG2L100H-6FBG676,不同的型号IP核接口和axi的握手协议也不一样(一定要注意),这点要注意,这也给我挖了一个很大的

    2024年04月12日
    浏览(51)
  • 超详细的FPGA使用MIG调用SODIMM DDR3内存条接口教程

    SODIMM 接口DDR3适配额外的内存条才能满足数据缓存的需求,这种需求一般用于高端项目,DDR3 SDRAM 常简称 DDR3, 是当今较为常见的一种储存器, 在计算机及嵌入式产品中得到广泛应用,特别是应用在涉及到大量数据交互的场合。 本文以XC7K325T-FFG900-2L为例,记录MIG的配置过程,

    2024年02月02日
    浏览(49)
  • 紫光同创 FPGA 开发跳坑指南(四)—— DDR3 控制器 IP 的使用

    DDR3 是一种大容量的存储器件,采用了预取技术和双边沿采样技术,以实现高速数据存储与读取,在视频处理中可以用来缓存 1 帧或多帧图像。 目录 一、紫光 DDR3 IP 的安装 二、紫光 DDR3 IP 的配置 三、DDR3 IP 的使用 3.1 DDR3 写操作 3.2 DDR3 读操作         在 Pango Design Suit 中,选

    2024年01月25日
    浏览(51)
  • uniapp接入友盟(全网唯一 很全!!!)

    (1)、在小程序文件夹下输入下面代码 npm install umtrack-wx --save (2)、在小程序components文件夹下新建umeng.js (3)、在umeng.js中写入下面代码 (4)、并且需要在友盟管理后台 = 设备管理 = 应用信息 输入AppID和AppSecret 不然的话,无法授权友盟自动获取Openid (5)、接着在微信公

    2024年02月10日
    浏览(44)
  • ZCU106的FMC接口AD/DA(全网唯一、全网最详)

    马上就要毕业啦,好久没写文章了,今天给大家带来硕士期间的最后一次AD/DA实验的实验记录,废话少说,先看连接与视频。 连接 视频 我做的实验是AN108+FL9613的DA与AD回环测试,可能和本节教程有点出入,不过没关系,能成功就行。 实验视频 一、实验任务 采用xilinx的dds波形

    2024年02月02日
    浏览(49)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包