vivado 错误提示[DRC REQP-21] 以及 vivado design initialization error-Toy模板网

这篇具有很好参考价值的文章主要介绍了vivado 错误提示[DRC REQP-21] 以及 vivado design initialization error。希望对大家有所帮助。如果存在错误或未考虑完全的地方，请大家不吝赐教，您也可以点击"举报违法"按钮提交疑问。

个人在使用hls生成IP核时，并没有出现报错的问题，当我将自己的IP加入到vivado block design时，综合也并没有任何的问题出现，但当跑到implementation时，出现以下的一些错误，
[DRC REQP-21] enum_AREG_2_connects_CEA1_GND_connects_CEA2_GND_connects_CEA1_connects_CEA2: （马赛克…）mfYi_DSP48_2_U/p: When the DSP48E1 AREG attribute is set to 2, the CEA1 and CEA2 input pins cannot be unconnected or tied to GND.

一开始我也很疑惑HLS明明编译过了怎么还会有IP核出现问题，
vivado综合报错不显示哪错了,ZYNQ,fpga
可以看到这里的布线提示没有链接，这就很奇怪了。

现在问题解决了，是采用的HLS封装的IP核出现的问题。封装时我选择的主控芯片是zynq-7030，但是到使用时我这个工程是zynq-7045的，重新封装后就解决了。（PS. 我使用其他的IP核封装时主控为7010，但用在7045上却没报错，蛮奇怪的）。

vivado design initialization error
这是另外出现的一个问题。本来工程跑的好好的，当我更改了一个IP核后从新运作工程时出现了这个错误。这个错误出现在开始跑opt—design的时候，但很奇怪的是，error没有任何提示以及编号，为此我尝试过reset project，但是并没有什么用。
解决：我关闭工程后，将runs文件夹下的impl文件删除，让工程重新编译一次，终于通过了，之前网上和xilinx 社区都没有提到，所以记录下。文章来源地址https://www.toymoban.com/news/detail-738011.html

到了这里，关于vivado 错误提示[DRC REQP-21] 以及 vivado design initialization error的文章就介绍完了。如果您还想了解更多内容，请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章，希望大家以后多多支持TOY模板网！