1. Toy模板网首页
  2. > Toy博客

FPGA的引脚布局

9月前 作者：清风吹斜阳# 分类：Toy博客 阅读(40) 违法举报

这篇具有很好参考价值的文章主要介绍了FPGA的引脚布局。希望对大家有所帮助。如果存在错误或未考虑完全的地方，请大家不吝赐教，您也可以点击"举报违法"按钮提交疑问。

引脚布局简图

fpga引脚分配图,FPGA底层,fpga开发

说明

1：FPGA的引脚都按BANK分组，明白了各个BANK上的引脚情况就明白了FPGA的整体引脚布局。

2：BNAK可以分为3类：
（1）PS的BNAK，较为固定

（2）普通的IO BANK-HP\HR\HD

（3）高速口Quad-GTX

3：同一BANK的供电相同，不同BANK的供电可以不同。

4：还有1个BNAK-0，只有几个引脚，只专用CONFIG的PIN

 PS的BNAK

从PS芯片内部来看GPIO

fpga引脚分配图,FPGA底层,fpga开发

54个MIO引出到FPGA芯片边界。

64个EMIO从PS引出到PL，实现PS与PL的交互

普通IO的BNAK-HP\HR

fpga引脚分配图,FPGA底层,fpga开发

布局规律：

fpga引脚分配图,FPGA底层,fpga开发

总结：

1：我们可以看到一个普通的IO口往往是6\7个VCCO再加上50个User-IO口。

   2：48个差分信号对+上下2个单端脚构成50个PIN

   3：会有4对CC-PIN可以外接时钟，经过BUFG以提供全局时钟。

FPGA相关专题分析，原创，定期分享，敬请关注博主！文章来源地址https://www.toymoban.com/news/detail-738314.html

到了这里，关于FPGA的引脚布局的文章就介绍完了。如果您还想了解更多内容，请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章，希望大家以后多多支持TOY模板网！

本文来自互联网用户投稿，该文观点仅代表作者本人，不代表本站立场。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如若转载，请注明出处： 如若内容造成侵权/违法违规/事实不符，请点击违法举报进行投诉反馈，一经查实，立即删除！

分享到：
领支付宝红包 赞助服务器费用

相关文章

  • FPGA 原理图细节--画引脚

    FPGA 原理图细节--画引脚

    BGA引脚表示 1.1 FPGA此引脚要正确和清晰，会在“Package Pin”中用到次 物理接口 1.2, MCU 只用管对应的GPIO 逻辑接口 就可以了 1.3，引脚名标识出bank, PS/PL, signal/differential 标识Bank电平 标识出对应Bank的电平，在电路设计中可以清晰的知道对应的脚位输出电平。在\\\"IO std\\\"也方便的选择

    2024年01月17日
    浏览(36)
  • cadence对FPGA不同bank交换引脚

    cadence对FPGA不同bank交换引脚

    最近又用到FPGA，不同bank分配了很多IO，但是做PCB时候，需要重新分配引脚，于是就对pin进行swap。可以参考这个文章做swap。链接如下： https://blog.csdn.net/JingZhe_HengJing/article/details/111715180 然后就发现一个问题，只能对同一bank的引脚进行swap，不同bank的引脚不能swap。网上搜索了一

    2024年02月20日
    浏览(35)
  • FPGA引脚物理电平（内部资源，Select IO）-认知2

    FPGA引脚物理电平（内部资源，Select IO）-认知2

    引脚电平 The SelectIO pins can be configured to various I/O standards, both single-ended and differential. • Single-ended I/O standards (e.g., LVCMOS, LVTTL, HSTL, PCI, and SSTL) • Differential I/O standards (e.g., LVDS, Mini_LVDS, RSDS, PPDS, BLVDS, and differential HSTL and SSTL) 引脚种类 VCCO ，for PL 每个Bank对应一个电压，HP Bank VC

    2024年01月22日
    浏览(39)
  • FPGA物理引脚，原理（Pacakge and pinout）-认知3

    FPGA物理引脚，原理（Pacakge and pinout）-认知3

    画FPGA芯片引脚封装图（原理）， 第一是参考开发板(根据一下描述了解总览） ，第二是研究Datasheet. ASCII Pinout File Zynq-7000 All Programmable SoC Packaging and Pinout(UG585) 1. Pacakge overview 1.1，PS引脚见UG585，Zynq-7000 All Programmable SoC Technical Reference Manual 1.2， Cofiguration 1.3, GPX资源， Some part

    2024年01月18日
    浏览(41)
  • 数字电路硬件设计系列（六）之FPGA配置引脚的设计

    数字电路硬件设计系列（六）之FPGA配置引脚的设计

    不同的FPGA种类，配置的方式可能有稍许的差别。此处我们主要以7系列中 XC7A200TFBG676 为例，讲解FPGA的主要配置引脚。 工具制程工艺的不同，FPGA主要可以分为16nm、20nm、28nm。不停的制程工艺下，有不同的产品，详细将下： 在FPGA的设计过程中，将FPGA的IO口划分为不同的BANK,常见

    2024年02月06日
    浏览(67)

  • PCI9054入门1：硬件引脚定义、时序、FPGA端驱动源码

    因为二货CSDN的图床崩了，新的连接在这PCI9054入门1：硬件引脚定义、时序、FPGA端驱动源码

    2024年02月11日
    浏览(58)
  • FPGA底层架构——FPGA六大组成部分

    FPGA底层架构——FPGA六大组成部分

    FPGA底层资源 可编程输入输出单元（IOB） 可编程逻辑单元（CLB） 时钟管理单元（DCM） 嵌入块状RAM（BRAM） 布线资源 内嵌的专用硬件模块（硬IP，硬核） 内嵌的底层功能单元（软IP，软核） 补充（DSP48、PLL资源、乘法器资源等，） 最重要的部分 bigfont color=\\\"red\\\" 可编程输入输出

    2024年04月26日
    浏览(35)
  • 关于Xilinx、复旦微 7系列 FPGA “Init_B”引脚的深入探讨

    关于Xilinx、复旦微 7系列 FPGA “Init_B”引脚的深入探讨

    关注+ 星标公众 号 ，及时获取更多技术分享~ ​​​​​​​  作者 | 冰茶奥利奥 微信公众号 | 嵌入式电子创客街 这两年项目上提国产化的越来越非常严格，尤其是今年，军工项目更加特殊，总体单位直接提百分百纯国产化。这百分百国产化器件中，有外资控股的企业不

    2024年02月06日
    浏览(52)
  • uboot - pinctrl - FPGA回片前测试阶段 - 设置GPIO引脚复用失败

    uboot - pinctrl - FPGA回片前测试阶段 - 设置GPIO引脚复用失败

    pinctrl设置引脚复用失败，没有调用到controller中的set_groups_function函数。 pinctrl如何注册dm节点 如何进行设备树中各个设备节点下的复用配置 为什么没调用到控制器实现的set_groups_function函数 调用过程： 上面的调用过程是通过加log找出来的，log如下： 看着就是在pinctrl_select_st

    2024年03月26日
    浏览(47)

  • Xilinx 7系列 FPGA硬件知识系列（三）—— Bank划分及引脚定义

    目录 用户Bank  BANK 0（配置BANK） BANK 14（HR BANK） BANK 116/117/118（GTX BANK）   7系列的FPGA开始才有HP BANK和HR BANK，UltraScale FPGA有HP BANK、HR BANK和HD BANK，但并不是一个FPGA中会同时包含HP/HR/HDBANK。 HP：High Performance,应用于高速场景，比如DDR或其他高速差分线（不是GTX） HR：High Range,应

    2024年03月13日
    浏览(40)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包，优惠每天领

二维码1

领取红包

二维码2

领红包