信号完整性与电源完整性分析-Eric Bogatin-Toy模板网

这篇具有很好参考价值的文章主要介绍了信号完整性与电源完整性分析-Eric Bogatin。希望对大家有所帮助。如果存在错误或未考虑完全的地方，请大家不吝赐教，您也可以点击"举报违法"按钮提交疑问。

第一章信号完整性概论

1-任何一段互联，无论线长和形状，也无论信号的上升边如何，都是一个由信号路径和返回路径构成的传输线。信号在互联前进的每一步，都会感受到瞬时阻抗。若阻抗恒为常量，信号质量就会优良

2-信号网络不仅包括信号路径，还包括信号电流的返回路径

3-信号失真是由于阻抗发生突变：线宽变化、层参考变换、返回路径平面间隙、T分支、接插件,可控阻抗互联线实现的重要性不言而喻，物理层面发生变化导致

4-高速驱动器串联端接能很好的控制阻抗，能得到极佳的信号质量。通常认为，振铃现象是阻抗突变产生的反射引起的，控制好传输线的物理结构和空间形状是保证均匀化阻抗的根本

5-当阻抗不可控时，极短的走线也很有效

6-由于导线的感抗阻碍高频成分，类似一个低通滤波器，滤除了高频分量，从而导致波形上升沿变缓，当上升沿退化到接近1bit时，通信将会失真

7-差分线的不等长，会带来通信时序错位，采样错误，极大的影响通信稳定性

8-低阻抗电源分配网络PDN

相邻电源与地平面的介质层尽可能薄，增强耦合性

低电感去耦电容器

9-单位长度导线的自感约为1nH/mm

10-电容容量大小取决于正对面积、板间距离和材料介电常数 C=es/4πkd 面积大，距离近，介电常数大则容量大，所以PCB与线缆距离过近时也存在一个低阻抗的耦合电容

11-高速电路设计实际就是注意高速互联设计中的要义

12-大多数高速数字系统中，上升沿约为周期的10%

13-10mil走线，长度为1cm的走线电感约为10nH，线径增大时，走线电感的增量呈现弱增长

14-信号完整性：高速通信时，互联线上电压、电流因噪声、损耗、供电不稳定等多种因素造成的信号波形畸变，从而影响产品性能，总结为波形失真

15-电源完整性：电源分配中，电源通过互联线及相关元件为系统提供的电压、电流质量与系统需求的电压、电流质量的符合程度，总结为电源上的噪声

16-完整的信号传输网络包含信号路径和信号的返回路径

17-互联线的信号失真原因主要包括以下方面：

1、导线的物理结构发生变化，引起瞬时阻抗的变化带来的信号的反射失真

2、介质损耗：导线或传播介质中与频率相关的损耗，高频损耗大，低频损耗小，波形的上升沿变缓

3、信号与时钟的延时不一致，走线长度引起的时延，导致的逻辑采样失真

18-串扰：互联线过近时，其中一条线上传输数据时，会在相邻的走线上产生相应的噪声，这就是串扰

信号完整性与电源完整性分析,信号完整性与电源完整性分析-Eric Bogatin,硬件工程,Powered by 金山文档

19-电源轨道塌陷噪声：电源和地路径的电流发生变化时，在电源路径上的阻抗(寄生电感、串联电阻等)上将产生一个压降，意味着供给芯片的电压减小了，可以看做芯片端电源与地间的电压减小，这种压降就构成了电源轨道塌陷噪声

20-信号反射：由于传输路径上阻抗(容抗、感抗、寄生电阻等)突变产生的信号失真现象

21-电源分配网络的噪声电压，是时钟边沿和信号边沿抖动的主要原因。因为电源电压的幅值抖动，会带来门电路导通的速度发生改变，从而使信号时钟上升边tr时刻在变动，从而表现出一定的抖动现象

22-反射噪声是由阻抗不联系引起的，就将所有的互联线设计成瞬时阻抗恒定的，如果地弹是由于弄坏了返回路径和返回电流的重叠而引起的，就不要弄坏返回路径，也不要让返回电流重叠

23-导线的电感与线径的自然对数成反比，相关性弱，导线的线径增大时，回路电感仅有轻微的减小

第二章时域与频域

1-带宽BW=0.35/Tr

2-不是时钟频率，而是信号上升边沿的陡峭程度决定带宽

3-上升边沿一般为周期的7%，所以带宽近似为频率的5倍，如时钟频率为100M，则信号带宽为500M

4-时域：时间为变量，电压幅值为因变量的函数关系

频域：频率为变量，电压幅值为因变量的函数关系

5-对一个波形的傅里叶展开式，可以看出频率越高对应的幅值越小，也就是频率越高时，能量越小

6-半功率点，也就是信号衰减为原幅值的70%时，也就是-3db=20log0.7

信号衰减为原幅值的50%时，也就是-6db=20log0.5

信号衰减为原幅值的30%时，也就是-10db=20log0.3

信号衰减为原幅值的10%时，也就是-20db=20log0.1

7-由于阻抗不匹配而带来的振铃问题，振铃的高频分量的幅度急剧增大，辐射强度增大10倍，带来严重的电磁辐射问题

8-对于普通的FR4材质的PCB板，8GHz的信号在其上传输10cm时，带来的损耗为3db(功率下降到原来的一半)，末端的信号幅度降为初值的70%

9-信号线的带宽应至少为该信号带宽的2倍，才能得到较好的传输

10-放大电路的幅频特性，带宽

A和B点是幅度下降3db(70%)时的频点

第三章阻抗与电气模型

1-任何阻抗突变都会引起电压信号的反射和失真，如果阻抗保持不变，就不会反射，信号就不会失真。

信号串扰是由两条相邻信号线条之间的电场和磁场的耦合引起的，互耦电容和互耦电感决定了耦合电流和耦合电压的值。电源轨道塌陷的本质是变化的电流，在势必存在的电源地之间的阻抗上流动时产生的压降，这个压降意味着电源轨道和地轨道从标称值坍塌。电磁辐射的根源是流经到外部电缆上的共模电流，磁电流来源于地平面上的电压波动，地平面上返回电流路径的阻抗越大，地弹越大，由此激起的辐射电流越大，在电缆加铁氧体扼流圈，主要是为了增加共模电流路径上的阻抗，从而减小共模电流

2-回路电感为信号路径电感，返回路径电感和相邻的互感的矢量和

3-共用回路时，共用部分会产生类似于地弹的现象，带来相互间干扰

4-电容的等效模型中，包括引线电感，这个电感的存在使得电容对高频电流的需求存在大的

阻抗特性，不能及时的响应Ic的电流需求，从而带来不可避免的噪声

5-趋肤效应解释

6-邻近效应解释

两导体相互靠近，电流方向相反的时候，彼此内部的电流都会向中间靠拢，以获得最小的感抗特性，减小走线带来的电感效应，彼此靠近的地方电荷的密度大

7-磁通φ变化，带来对应的感应电动势(不管有无导体的存在)

8-在线缆上加磁环，或者差分线上加共模电感，是增加共模电流所受到的阻抗，从而减少共模电流

9-使电源和地平面尽可能的靠近放置，就能使电源分配系统的阻抗很小，于是对于给定的电源和地电流，压降也会降低，这有助于减小轨道塌陷和电磁干扰

10-由于趋肤效应，导线的电阻会在高频时增加

11-磁场不会被电介质材料影响，只有导体中含有铁、钴镍材料时，构成导体的金属才会影响磁力线匝数

而铜、金、银、铝、铅石墨等均不会有影响磁力线匝数

12-高导磁材料，低频时材料内部磁力线匝数比非导磁材料多，外部是相同的，但是当频率升高到一定程度时，由于趋肤效应，内部基本无电流通路，电流基本集中于导线表面，所以此时高导磁材料与普通金属材料的导磁特性类似，无内部磁力线

13-为了便于估算，对于FR4板上50Ω的传输线，其单位长度电容取值为3.5pF/inch

14- 为了便于估算，导线的自感值约为25nH/inch或1nH/mm

15-贴片电容在PCB上的寄生电感约为2nH左右

16-阻抗控制是解决信号完整性问题方法学的核心，阻抗可控化设计的核心是PCB线路的物理结构对阻抗影响的认知能力

第四章传输线的物理设计基础

1-电流的流动实际上是电磁场的运动带来的结果坡印廷矢量S=E叉乘H表示能流的方向

2-电磁场的传播速度公式

3-传输线的导体间存在耦合分布电容，信号传播的过程中，是电场建立产生磁场，磁场传播，产生电场，给电容充电的过程，形成了位移电流的概念

4-信号传播的图解

已经充满电的区域，形成了恒定的电场，无磁场

传播的方向上，分布电容上积累电荷，电流通过返回路径流回，同时产生磁场

5-特性阻抗计算公式：Z=83*根号(e)/Cl

e为介电常数，Cl为导体单位长度的电容pF/in

6-自由空间的介电常数约为0.225pF/in

则自由空间的特性阻抗为：Z=377Ω

7-趋肤效应和邻近效应图解

8-介电常数为4的50欧传输线，其单位长度电容约为3.3pF/in,单位长度电感约为8.3nH/in

9-当把另一条路径当成地时，我们通常会把它看成公共的电流低洼处。返回电流流入这里又从这里流向其他接地处。这是一种完全错误的观点。返回电流是紧靠着信号电流的。

10-导线的电阻对传输线上信号的传播速度没有任何影响，信号的传播速度由交变的电磁场在导体及其周围材料上建立速度和传播速度相关

11-传输线的输入阻抗没有特定值，与时间相关，一根极长的同轴电缆传输线，假设通到太阳的距离那么长，当用万用表测量时，万用表是加载一个1v的电压到同轴线缆上的，这个1v的电压不断给电缆充电，交变的电磁场在线缆中传播到太阳，需要8分钟，在这起先的8分钟内，万用表会测得这个同轴电缆的阻抗为50Ω，8分钟后，万用表会发现线缆终端开路，所以此时阻抗为无穷大

12-频率大于100KHz时，传输线的回路电感带来的阻抗远远大于线缆的电阻损耗，所以信号寻找的最小电感路径导致了趋肤效应、和邻近效应的发生，此时返回电流会集中在信号的路径的正下方，以利用相反方向的电流增大互感，降低回路总的电感

13-FR4材质 50R特性阻抗单位长度电容3.5pF/inch 单位长度电感8.3nH/inch

14-FR4板材上，信号传播速度约为15cm/ns，也就是1ns的沿长度为15cm，1/6沿长度为2.5cm

15-打孔换层时，信号路径和回流路径

16-仿真就是将物理设计的电气结构进行寄生参数提取，设法转化为R、L、C和T的等效参数，经过长久的训练，养成直觉层面的感受，从而优化后续的设计

17-微带线的等效模型

18-PCB叠层中，电源平面和GND平面比邻放置的实际作用是为芯片和去耦电容器之间提供低电感路径，而不是直接提供去耦电容

19-阻抗计算时，导线的厚度对阻抗的控制效果很微弱，仅3%

第五章信号的反射与端接

1-典型传输线的反射分析

驱动内阻10Ω 传输线特性阻抗50Ω 终端开路传输线长度15cm t传=1ns

V驱=1V的阶跃信号

t=0ns时，VA=50/(10+50)=0.83v VB=0v

t在0ns-1ns期间，信号在A-B导线上传播

t=1ns时，信号刚好传输到B点处，VA=0.83v 在B处发生全反射, VB=1.66v VBF=0.83v

t在1ns-2ns期间，VBF反射信号在B-A导线上传播,此时B处电压保持1.66v

t=2ns时，VBF反射返回到A点，在A点发生反射，VAF=-0.56v

t在2ns-3ns期间，VAF反射信号在A-B导线上传播,此时B处电压保持1.66v

t=3ns时，VAF反射电压到达B点，VAF=-0.56v,在B点发生全反射，VB=V初+VAF+VBFF=0.54v

之后循环上述过程 VB依次为：1.3v 0.8v 1.14v...最终B点电压趋近与1v

反射系数τ=(z后-z前)/(z后+z前)

A处的反射系数：(10-50)/(10+50)=-0.67

B处的反射系数：1

若阻抗匹配，则Z的前后相同，τ=0，就不会发生反射了

传输线端口处的电压都是入射电压和反射电压共同作用的结果，振铃现象就是信号反射叠加的结果

2-IC的门输入电容一般为2pF，IC的信号引脚与返回路径引脚之间的分布电容约为1pF

容性负载越大，反射噪声也越大，对挂载在传输线上其他设备的影响也越大

上升时间约长，反射噪声也越小，较长的上升时间可以容忍更大的容性不连续

3-信号传输台阶的形成机理

4-为了使传输线的寄生电容产生的过冲噪声，不影响信号的正常传输逻辑

应使电容量的pF值，小于信号上升边ns值的4倍

5-信号遇到寄生电容，类似于瞬态分析中电容短路的特性，产生一个短路效应，产生反射系数为-1

的反射。信号遇到走线电感，类似瞬态分析中电感开路的特性，产生一个开路效应，产生反射系数为

1的发射

6-为了使传输线的走线电感产生的过冲噪声，不影响信号的正常传输逻辑

应使电感量的nH值，小于信号上升边ns值的10倍

7-传输线比较短的时候，发射信号被正常信号的上升沿或者下降沿掩盖住了，使得振铃现象不明显

当传输线的时延小于上升边的20%，就可以忽略振铃噪声的影响，传输线终端可以不进行阻抗匹配

8-例如1ns的上升沿，如果信号传输长度小于15cm*20%=3cm，就无需匹配等操作。

9-极短距离的阻抗失配是允许的，反射噪声可以忽略

10-桩线反射模型

信号会在过孔和电阻、过孔和IC-A、过孔和IC-B间来回反射，所以要控制桩线长度

若桩线长度小于信号上升沿空间延伸长度的20%，其影响就可以忽略

11-整体来看源端串联端接是一个很好的选择

第六章有损传输线及其特性

1-损耗分为多种：辐射损耗(极其微小，造成EMC问题)

耦合损耗(极其微小，寄生电容)

反射损耗(极其微小，阻抗失配)

导线电阻损耗(低于100MHz时占主导)

介质损耗(趋肤效应时材料的耗散因子,高频电路中成为主导)

2-1GHz时，微带线信号路径中铜导线的集肤深度约为2.1um=0.084mil，截面积极小 1OZ=1.37mil

3-极化现象

介质损耗消耗的是高频分量，引起信号边沿的退化

4-电容的介质损耗正切值Tanθ=P/Q 有功比无功功率 θ大表示这个电容的介质损耗小，电容优良

5-高频传输电阻损耗、介质损耗

6-传输线的有损损耗经验法则

7-眼图解释

等时间片段截取信号片段

多帧叠加，形成眼图

8- 由码间干扰带来的误码现象

9-磁力线根本不会受电介质材料的影响，只有导线金属中含有铁钴镍时，才会影响磁力线的总匝数

10-单位空间的磁力线匝数密集，则等效磁场强度大，电感量大，当两个平行导线流过相反方向的电流时，靠近时，互感强度增加，其上产生的相反方向的磁力线会相互抵消(自磁力线减去互磁力线)，由信号路径和信号返回路径组成的总电感量减少，即感抗减小，高频电流沿着阻抗最小路径流动

11-过孔间距大于过孔的垂直长度时，两过孔间就几乎没有耦合效应了

12-回路地弹计算公式:Vgb=Ltotal * di/dt = (La-Lab) * di/dt

减小地弹的方法存在于公式中的三组变量：La减小，意味着减小总的走线长度

增大Lab的值，意味着增大往返路径间的耦合强度，靠的更近

减小di/dt的值，意味着降低信号上升沿时间，降低通信速率

13-多过去耦电容缝合电源VCC和GND平面时，同一网络的过孔间距需要大于过孔的深度，VCC过孔和GND过孔可以尽量的靠近放置。因为相同的电流流向会增大感抗，相反的电流流向产生的互感减小总体的感抗。如此，能最大限度的降低等效电感，从而降低轨道塌陷电压

16-回路电感：是信号路径和返回路径总的电感，当不能改变各个支路产生的局部电感时，拉近往返之间的距离能增大局部互感，从而降低回路电感。本质是使周围总的磁力线匝数相互抵消而减少

17-最优的去耦电容的摆放方法，是摆放在芯片管脚的正下方，通过过孔连接即可

18-一个8/16mil的通孔在1.6mm厚的PCB上的寄生电容0.5pF 寄生电感1.4nH

10mil的走线的寄生电容为0.1pF/mm 寄生电感为0.3nH/mm

所以一个过孔约等于4mm长的走线，布局布线的时候仅供参考

19-高频时，减小去耦电容器阻抗的唯一方法就是减小它的回路电感

减小VCC到GND层间距尺寸更小的电容器电容器焊盘到过孔间距极短多个电容器并联

20-一个具备完整参考平面的信号路径，当上面流过高频电流时，会在其正下方的平面上感应出感生电压，继而产生涡流，这个涡流产生的磁力线，等价于平面上产生了与信号电流方向相反的镜像电流，除此之外导电平面仿佛不存在。镜像电流与实际电流大小相等，方向相反，这种现象可以减小回路自感。即临近平面的存在就已经可以减小互联的回路电感

21-贴片电感匝间电容大概在10pF数量级，贴片电容寄生电感大概在0.5-1nH上下 ESR在50mR左右

第七章信号的串扰

1-串扰实例

耦合电容Cm和磁场耦合形成的互感电感Lm

2-串扰干扰系数经验值

3-降低串扰的措施

a.拉大信号线间距能有效降低串扰

b.信号线间加隔离地线，地线上没50mil打过孔缝合

c.信号线垂直走线，减少耦合效应

4-从经验中剪出“地”的概念，而使用返回路径的概念替代

返回电流(镜像电流)是紧靠着信号电流的任何金属平面都可以当作返回路径，不限于VCC/GND平面

5-信号就是信号路径和返回路径之间的电压差

6-V=光速除以根号下介质的介电常数如：FR4的介电常数约为4.2左右，所以PCB中电磁场传播的速度为1.5*10^8m/s，也就是15cm/ns 即传输线长为15cm时，信号时延为1ns

7-当信号上升沿为1ns时，则信号前沿在传输线上拓展开，在空间上呈现出一个延伸长度，为一个长度为15cm的上升电压沿电路板向前传播

8-信号向前传输时，可以看作源端不断输出电荷给后端的传输线电容充电的过程，因为材料恒定不变，在同等时间内信号的传输距离恒定，所以电荷的数量取决于这段传输距离导线上的电容，若导线变宽，则信号路径和返回路径的正对面积变大，电容量变大，欲达到相同的电压所需要的电荷就多，即电流增大，电压相同电流增大，则阻抗是变小的，也同样印证了信号线宽变粗的情况下，阻抗是变小

9-自由空间的特性阻抗为377Ω，所以当天线的阻抗与自由空间的特性阻抗匹配时，辐射量最优

10-当负载和传输线的特性阻抗匹配时，源端不知道后续消耗的电荷是经过负载消耗了，还是在给一段无线长的导线电容充电

11-驱动器因为具有源电阻，所以从端口输出时，到达传输线上时已经是源电阻和传输线阻抗的分压，一般源电阻的阻值在5-60Ω之间

12-只在信号边沿处才有电流从分布电容流过。在边沿之前，电压已处于稳态，在边沿之后信号未传输到

13-波前电压和波前电流特征

14-当信号频率大于100kHz时，绝大部分返回电流都直接在信号路径的下方流动，严密反向跟随

15-在进行信号路径布线时，其实也是在对返回路径布线的过程

16-信号打孔换层后，或者跨分割后，参考平面发生改变，回路电流将会尽一切可能穿过两个平面，通过两平面的耦合电容实现，所以要尽可能做到不跨分割，打孔换参考面(地弹噪声在以过孔为中心向四周扩散)，需要这两个参考面在一定的频率范围内有极低的阻抗，才能减小回路阻抗，降低地弹现象。降低两个参考平面的距离是一种很有效的做法，或者在两参考面间加pF级别的电容耦合，以期降低阻抗

第八章差分对的特性

1-常见差分对模型

2-共模的最终返回点是大地

3-差分对特性

4-对于典型的CMOS器件，器内阻抗为5-20Ω左右，TTL器件内阻抗为10-20左右

5-任何周期性信号的反射噪声应该控制在10%以内，或者更高5%为宜

6-如果传输线长度小于1/5的沿长度，那么反射的噪声将被淹没在信号的上升下降沿中，不出现振铃现象

所以上升沿时间为1ns的信号，如果走线长度小于15cm/ns *1ns /5=3cm时，不会出现振铃反射问题

7-经验法则：1ns=1inch 上升边沿为1ns，则不需要端接的走线长度为1英寸

8-源端端接的解释：源端端接33R电阻，与信号源内阻相加为50Ω，若传输线阻抗为50Ω，一个阶跃信号进入传输线的电压为两个50Ω的分压，为0.5V的传输电压，当到达终端时，由于终端阻抗特别大，为几百k以上，可以约看成开路，此时这个0.5V的电压在终端处发生全反射，反射系数为1，所以终端电压继续上涨到1V，发生全反射的发射电压0.5V传回源端，遇到源端的内阻加串联的电阻50Ω，与传输线阻抗50Ω匹配，不发生发射现象，能量被电阻和信号源内阻吸收，所以终端处看到的电压就是一个干净的无振荡的标准方波

9-线宽短突变的影响：极短的线宽突变并不会影响信号完整性，最长为1ns=1inch，同上

10-桩线长度的影响：极短的桩线并不会影响信号完整性，最长为1ns=1inch，同上

第九章 S参数的概念与应用

1-S参数是散射参数scattering parameter的缩写入射反射折射

电信号在介质中传播，类似于光的媒介中传播一样，会在不连续处发生散射