❀工信工实验参考——《VHDL实验1——Quartus软件入门及双（单）向数据流总线的设计》-Toy模板网

这篇具有很好参考价值的文章主要介绍了❀工信工实验参考——《VHDL实验1——Quartus软件入门及双（单）向数据流总线的设计》。希望对大家有所帮助。如果存在错误或未考虑完全的地方，请大家不吝赐教，您也可以点击"举报违法"按钮提交疑问。

一般来说，我贴上来的代码都是能直接跑的，如果不行可以邮箱交流1902946954@qq.com

仅供参考，微机的老师讲的很好，所以请还是要先自己完成咯。
免责声明，本人菜只因一只，内容仅供参考，错了不负责哈

实验一 Quartus软件入门及单向数据流总线的设计

地点：	31 楼	312房；	实验台号：
实验日期与时间：			评分：
预习检查纪录：			批改教师：

报告内容：

实验要求：

1. 知识点掌握

数据流设计的方法；
熟悉vhdl语言的编写；
掌握Quartus软件的使用；
掌握双向口的使用。

2. 能力培养

利用VHDL语言对硬件电路建模的能力；
利用Quartus平台进行数字系统设计的能力。

实验内容：

设计一个8位位宽的二选一选择器，由使能端S控制。当S＝0，A的数据赋给C；当S＝1，B的值赋给C；用VHDL编程设计该二选一选择器，并观察的仿真波形结果验证二选一选择器的功能。

quartus二选一选择器,VHDL实验,学习方法,经验分享,fpga开发

图1：二选一选择器电路图

实验设计原理：

选择器可以通过条件赋值语句、选择信号赋值语句、IF语句、CASE语句来实现。这里选择CASE语句，因为这里是非顺序语句。

语法为：CASE 表达式 IS

WHEN 选择值=>处理语句；

END CASE；

四、实验过程记录（流程图或者实验逻辑思路过程）

编写源代码；

LIBRARY IEEE;
USE IEEE.std_logic_1164.ALL;
ENTITY VHDL1_1_0 IS
PORT(A,B:IN std_logic_vector(7 DOWNTO 0);
	C:OUT std_logic_vector(7 DOWNTO 0);
	S:IN std_logic);
END VHDL1_1_0;
ARCHITECTURE behav OF VHDL1_1_0 IS
BEGIN
PROCESS(A,B,S)
BEGIN
CASE S IS
WHEN '0'=>C<=A;
WHEN '1'=>C<=B;
END CASE;
END PROCESS;
END behav;