一、问题说明
SD读写数据不稳定，插拔有时候未能识别。
1、测试插入SD卡或者读写数据时，发现时钟信号有下冲现象，其他数据正常；
2、解决时钟下冲问题；
3、去掉CLK脚滤波电容，串联150欧姆电阻即OK。
二、信号完整性问题
真正起因是不断缩减的信号上升和下降的时间，使得PCB板上的每一条布线由理想的导线转变成为复杂的传输线。如今，传输线效应已经成为制约高速信号数字系统能否正常工作最关键的因素。高速 PCB互联信号线构成了传输线, PCB信号线如果有阻抗不匹配的地方就会出现信号的反射。在典型的数字系统中，驱动器的输出阻抗 Zs通常小于 PCB信号线的特征阻抗Z0。而PCB信号线互联信号线的Z0也总是小于接收器的输入阻抗ZL。这种阻抗的不匹配就会导致设计系统中信号反射的出现， 并可能引起错误的触发从而导致最终数据的错误。
三、信号的反射
1、高速PCB板中PCB互联信号线构成传输线，信号在负载端反射的大小取决于传输线的Z0和负载ZL之间的差。信号被反射的大小用反射系数Kr来表示负载端的反射系数
** Kr=(ZL-Z0)/ (ZL+Z0)**
2、对于开路负载,Kr=1对于短路负载，Kr=-1，对于开路和短路负载，信号被100%反射回来了Kr为负值表明被反信号与原信号方向相反。
同样，信号在源端反射的大小用源端的反射系数
** Ks=(Zs-Z0)/ (Zs+Z0)**
3、改变并联终端匹配电阻的位置的确会给信号质量带来很大的影响，原因是如果匹配电阻距离接收器很远， 将有一段可被视为传输线的 PCB 连线得不到应有的阻抗匹配，从而导致信号在接收端产生反射现象, 反射到驱动端的信号将再次反射回接收端，这样就会大大降低了接收端信号的质量。因此并联匹配电阻应该离接收端较近。将终端匹配电阻放置在传输线之后几乎不会影响其匹配效果。在实际的PCB 设计中，完全可以采取这种做法以尽可能的使匹配电阻的位置接近理想的状态，这是一种很好的选择。 串联终端匹配电阻主要用于吸收从接收端反射回来的信号，由于 接收端输入阻抗很大，可以视为开路， 所以信号到达接收端时将产生全反射，反射回的信号能量大部分将被驱动端的匹配电阻和驱动器吸收，因而从驱动端二次反射回来的能量很少，故串联终端匹配电阻适当的远离接收端放置，不会严重的影响接收端的信号质量。
四、问题说明
1、测试插入SD卡或者读写数据时候，发现时钟信号正常，数据信号存在过冲下冲现象；
（如下截图1、串联电阻为30欧姆）
2、解决数据过冲问题；
3、串联150欧姆电阻即OK。
（如下截图2、串联电阻为120欧姆）
四、问题总结：
1、如果传输线特性阻抗与负载阻抗不匹配（阻抗不相等）时，在负载端就会产生反射，换句话说阻抗匹配就是传输线特性阻抗与负载阻抗相等；
参考公式：Kr=(ZL-Z0)/ (ZL+Z0)； ****Ks=(Zs-Z0)/ (Zs+Z0)
2、传输线的特性阻抗是由传输线的材料和结构决定的，与传输线的长度，信号的幅度、频率无关，它不能通过欧姆表来测量；
3、关于SD源端和终端的理解：
4、由于普通的传输线阻抗Z0通常在50Ω左右，而负载阻抗通常在几千Ω到几十千Ω。因此，在负载端实现阻抗匹配比较困难。然而，由于信号源端(输出)阻抗通常比较小，大致为十几欧姆。因此在源端实现阻抗匹配要容易的多。如果在负载端并接电阻，电阻会吸收部分信号对传输不利。
五、高速传输接口串联小电阻
作用如下：
一是阻抗匹配。
因为信号源的阻抗很低，跟信号线之间阻抗不匹配，串上一个电阻后，可改善匹配情况，以减少反射，避免振荡等。
二是可以减少信号边沿的陡峭程度，从而减少高频噪声以及过冲等。
因为串联的电分跟信号线的分布电容以及负载的输入电容等形成一个 RC 电路，这样就会降低信号边沿的陡峭程度。如果一个信号的边沿非常陡峭，含有大量的高频成分，将会辐射干扰，而且也容易产生过冲。
六、高速数字电路种的串接电阻
一、应用：高速数字电路中，在两个芯片的引脚之间串连一个电阻，是为了避免信号产生振铃(即信号的上升或下降沿附近的跳动)。
二、原理：串接电阻消耗了振铃功率，也可以认为降低了传输线路的Q值。
三、通常在数字电路设计中要真正做到阻抗匹配是比较困难的，原因有二：①实际的印制板上连线的阻抗受到面积等设计方面的限制; ②数字电路的输入阻抗和输出阻抗不象模拟电路那样基本固定，而是一个非线性的东西。文章来源：https://www.toymoban.com/news/detail-744541.html
四、实际设计时，我们常用 22到 33 Ω的电阻，实践证明在此范围内的电阻能够较好地抑制振铃。但是事物总是两面的，该电阻在抑制振铃的同时也使得信号延时增加，所以通常只用在频率几M到几十MHz的场合。频率过低无此必要而频率过高则此法的延时会严重影响信号传输。另外，该电阻也往往只用在对信号完整性要求比较高的信号线上，例如读写线等，而对于一般的地址线和数据线，由于芯片设计总有一个建立时间和保持时间，所以即使有点振铃，只要真正发生读写的时刻已经在振铃以后，就无甚大影响。文章来源地址https://www.toymoban.com/news/detail-744541.html
到了这里，关于SD数据和时钟信号过冲问题解决的文章就介绍完了。如果您还想了解更多内容，请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章，希望大家以后多多支持TOY模板网！
