mipi DPHY学习记录

10月前作者：bendandawugui 分类：Toy博客阅读(33) 违法举报

这篇具有很好参考价值的文章主要介绍了mipi DPHY学习记录。希望对大家有所帮助。如果存在错误或未考虑完全的地方，请大家不吝赐教，您也可以点击"举报违法"按钮提交疑问。

DPHY的内容很多，而且细节很多，我会一点一点的进行补充记录，今天要记录的是cdphy的LP-MODE数据传输的过程。

1：HS 和LP mode lane status 和 lane上的电压

mipi DPHY学习记录,soc设计

HS mode时，差分线上的电压摆幅为200mv，LP mode时，差分线上的电压为1.2v

2：HS mode data Transmission start

在TX端，host controller首先会发给dphy一个TxrequestHS信号，DPHY会返回TxreadyHS信号，

mipi DPHY学习记录,soc设计

差分线上Data lane会离开LP-11（stop state），进入LP-01（HS request state，持续Tlpx时间），然后进入到LP-00（桥state，持续Ths-prepare时间），然后差分线上发出HS-0，持续时间为Ths-zero时间，紧接着以一个HS Start-of-Transmission sequence 00011101 开始 HS data 传输；

在RX侧，rx观察到stop-state（LP-11），感知到LP-11到LP-01的线上状态变化，检测到LP-00后持续Td-term-en时间，使能HS-RX，开始寻找Leader-Sequnce 011101，找到后就开始接收payload 数据。

3：HS mode Transmission end

完成payload数据传输后，差分线上的状态会持续一段时间Ths-trail，TX端会disable HS-TX，使能LP-TX，同时进入到LP-11持续时间为Ths-exit；

RX 感知到线上电压离开了LP-00（桥态）进文章来源地址https://www.toymoban.com/news/detail-744883.html

到了这里，关于mipi DPHY学习记录的文章就介绍完了。如果您还想了解更多内容，请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章，希望大家以后多多支持TOY模板网！

本文来自互联网用户投稿，该文观点仅代表作者本人，不代表本站立场。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如若转载，请注明出处：如若内容造成侵权/违法违规/事实不符，请点击违法举报进行投诉反馈，一经查实，立即删除！

分享到：

领支付宝红包赞助服务器费用

Marin说PCB之 MIPI信号layout设计注意要点

前言：MIPI（移动行业处理器接口）是Mobile Industry Processor Interface的缩写，MIPI总线在目前的移动设备手机/平板的LCD或者camera应用的十分广泛，作为一名合格的PCB攻城狮，在设计MIPI这类高速信号时就不能仅仅是连通好走线就行了，现在已经是5G时代了，PCB设计们的设计理念也是

2024年02月12日
浏览(32)
SOC FPGA之流水灯设计

Altera Soc EDS开发套件的核心是Altera版ARM Development Studio 5(DS-5)工具包，为SoC器件提供了完整的嵌入式开发环境、FPGA自适应调试和对Altera工具的兼容。首先下载破解器然后进入cmd运行，进入到破解器所在文件夹然后输入patcher.exe --license ?:licensepath 最后显示.dat文件即

2024年02月14日
浏览(43)
SOC FPGA之HPS模型设计(二)

根据SOC FPGA之HPS模型设计(一)， Quartus工程经过全编译后会产生 Handoff文件夹、SOPCINFO文件、SVD文件通过信息交换文件Handoff文件生成Preloader，需要用到SOC EDS Preloader也被称为spl(Second Program Loader)或u-boot-spl 在SOC EDS安装目录下双击Embedded_Command_Shell.bat文件启动嵌入式命令Shell窗口，

2024年02月15日
浏览(40)
SOC FPGA介绍及开发设计流程

目录一、SoC FPGA简介二、SoC FPGA开发流程 2.1 硬件开发 2.2 软件开发 SOC FPGA是在FPGA架构中集成了基于ARM的硬核处理器系统(HPS)，包括处理器、外设和存储器控制器。相较于传统的仅有ARM处理器或 FPGA 的嵌入式芯片，SOC FPGA既拥有ARM处理器灵活高效的数据运算和事务

2024年02月15日
浏览(44)
SOC FPGA之HPS模型设计(一)

目录一、建立HPS硬件系统模型 1.1 GHRD 1.2 从0开始搭建HPS 1.2.1 FPGA Interfaces 1.2.1.1 General 1.2.1.2 AXI Bridge 1.2.1.3 FPGA-to-HPS SDRAM Interface 1.2.1.4 DMA Peripheral Request 1.2.1.5 Interrupts 1.2.1.6 EMAC ptp interface 1.2.2 Peripheral Pin Multiplexing 1.2.3 HPS Clocks 1.2.3.1 Input Clocks 1.2.3.2 Output Clocks 1.2.4 SDRAM 1.2.4.

2024年02月14日
浏览(46)
【机器学习合集】模型设计之网络宽度和深度设计 -＞（个人学习记录笔记）

在深度学习中，网络的宽度和深度是两个重要的超参数，它们对模型的性能和训练过程有重要影响。以下是有关网络宽度和深度的设计考虑：网络宽度：网络宽度指的是每个层中的神经元数量。增加宽度可以增加模型的表示能力，有助于学习更复杂的模式。但要注意，增

2024年02月08日
浏览(35)
IC设计中的DC综合学习记录——模板记录

一名优秀的IC设计工程师需要懂综合，清楚自己设计的代码与底层的电路的对应关系，明白综合工具对代码的优化方案从而设计出更优PPA（performance，power，area）的电路。同时综合在代码和实际门级电路之间扮演着重要的角色，DC是用于将RTL代码转换成可用于布局布线的网表文

2024年02月05日
浏览(42)
Unity学习记录——UI设计

本文是中山大学软件工程学院2020级3d游戏编程与设计的作业8 1.相关资源本次项目之中的人物模型来自Starter Assets - Third Person Character Controller | 必备工具 | Unity Asset Store 此处使用了以下路径的 PlayerArmature 预制，这个预制人物模型可以进行行走奔跑跳跃等动作，很适合

2024年02月04日
浏览(43)
【机器学习合集】模型设计之残差网络 -＞（个人学习记录笔记）

残差网络（Residual Network，通常缩写为ResNet）是一种深度神经网络架构，最早由微软研究员提出。ResNet的核心思想是通过引入残差块（Residual Blocks）来解决深度神经网络训练中的梯度消失和梯度爆炸问题，从而使得更深的网络能够更容易地训练和优化。以下是ResNet的主要特点

2024年02月06日
浏览(40)
网页设计学习记录-常用圆角按钮css

效果图

2024年02月07日
浏览(36)