小白Cadence学习笔记<5> (Allegro & Design entry CIS & Pad_design)

这篇具有很好参考价值的文章主要介绍了小白Cadence学习笔记<5> (Allegro & Design entry CIS & Pad_design)。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

  1. PCB的层次结构

上一篇讲了画一个简单的芯片的QFN24封装的引脚放置问题,这一篇我先分享一下PCB的层次结构,这也是初学者画PCB时比较头疼的抽象问题,我们先从比较简单的双层板开始,我们虽简单的板子就是双层板,想一个三明治一样,先是中间厚厚的材料是环氧树脂,常见的厚度是1.5mm,也就是有机物是不导电的,然后在这个不导电的板子的正反面铺上一层薄薄的铜皮,一般是1盎司(厚度单位,等于0.035mm)肉眼很难看清楚,因为正反面一共两个铜皮,所以是双层板。

首先打开我们cadence的PCB层叠结构图,如下图所示:

cadence修改焊盘序号,学习,笔记,硬件工程,pcb工艺,嵌入式硬件

 文章来源地址https://www.toymoban.com/news/detail-751813.html

点开后会出现如下窗口:

cadence修改焊盘序号,学习,笔记,硬件工程,pcb工艺,嵌入式硬件

 

1处显示了两个层的名字,TOP和BOTTOM,就是我们PCB板最外面的两层铜皮,对应的2处的位置,写的材料就是COPPER(铜的英文),而夹在两个铜皮中间的FR-4就是之前说的环氧树脂的别称。3处对应的是他们各自的厚度,可以看到,非导电的FR-4层要比铜层厚得多,4处的值就是我们整个三个层次加起来的厚度。

如果这么简单理解的话那么我们的PCB层次结构也太简单了,但是实际上我们的板子不可能仅此而已,我一个常规的板子上面还有各种我们看得到和看不到的地方。因此我们实际要了解的是cadence中对于PCB层次结构的理解。

首先cadence把层次结构分成上下两个层级,class和subclass,在allegro的主界面找到option标签页:

cadence修改焊盘序号,学习,笔记,硬件工程,pcb工艺,嵌入式硬件cadence修改焊盘序号,学习,笔记,硬件工程,pcb工艺,嵌入式硬件

作图是我们的class层次的列表,里面的东西很多,小白估计一下就蒙了,这里我们不用管那么多,先记住一个Package Geometry,这个其实就是我们放置元器件的层,在这个类(class)里面我们有可以看见一堆各种名字的子类(subclass),这个里面其实有一个规律,就是同样的名字后面加Top或者Bottom分成了两个,这是因为有时候我们上下两个面都要放置器件和走线。

到这里我们需要了解两个层名,阻焊层(Soldermask)和丝印层(Silkscreen)。一根导线产生需要在铜皮上需要把把线旁边的铜用刻刀刻掉,如下图所示:

cadence修改焊盘序号,学习,笔记,硬件工程,pcb工艺,嵌入式硬件

 中间的的黄色线条就是我们的导线,两边大面积的黄色就是我们的铜皮,这个和我们画原理图时不太一样的地方就是没有导线外的地方我们一般都贴着导线铺大面积的铜皮,目的就是屏蔽干扰。但是如果把导线和附近的铜皮就这样裸露起来,那么很容易被腐蚀掉,所以我们需要在上面刷一层绿油把这些部分遮蔽住,这就是我们的阻焊层,顾名思义它的特点就是可以不让焊锡粘连。

cadence修改焊盘序号,学习,笔记,硬件工程,pcb工艺,嵌入式硬件如图所示,1处宽宽的导线两边有两条细细的黑色线条,这个就是导线与铜皮之间的间隙。2处的白色区域就是丝印层,可以理解为在阻焊层上面用白色墨水笔写下的符号。丝印一般用来表示器件的位号,板子的板号以及各种信息等。

如果我们把阻焊层先理解为一层薄薄的绿油,那么我们板子上放焊盘的地方就相当于在这层绿油上开了一个焊盘大小的窗户,可以把焊盘漏出来,因此我们之前在设置焊盘的阻焊层面积时要大一点,这样是因为制作PCB的工艺肯定多多少少都会有误差的,所以这个窗口要开得大一点,用公制单位(也就是毫米)时,一般宽和高要多个0.01mm。

cadence修改焊盘序号,学习,笔记,硬件工程,pcb工艺,嵌入式硬件

可以看到上图中,我们只设置了BEGIN LAYER层和SOLDERMASK_TOP层,因为焊盘一般是个存在于板子一面的东西,所以只设置每一种层的TOP即可,下面的PASTMASK层和FILMMASK层我们暂时不用理解。

2 芯片封装的制作

至此我们已经简单理解了PCB的层次结构,继续画上一节我们的QFN24封装的芯片。

我先在下图中展示一下我画好的一个芯片的封装,里面包含了许多要素,包括芯片的引脚号,芯片的名字,1角标识,和装配区。

首先黄色的数字代表焊盘引脚的编号,一般情况下,一个焊盘引脚只能有一个编号,我这里是从左边第一个开始从1逐步增加的。对于新手来说,涉及引脚编号的问题也是层出不穷。这里暂时按下不表。

左边蓝色的圆形和上面的“IP6537”代表着丝印层,其中蓝色圆形代表着1号引脚。

红色的矩形范围代表着装配层,意思是元器件在PCB中放置的范围不能超过这个区域,因为有些元器件可能和PCB接触的面积比较小,但是上面的体积大,因此要做一个限制。装配层的英文是Assembly。

cadence修改焊盘序号,学习,笔记,硬件工程,pcb工艺,嵌入式硬件

大致讲完这个焊盘各个部分的含义后,我先分享一下这个引脚编号(其实不止限于引脚)涉及的各种操作。

/******************************引脚编号涉及的各种操作***************************************\

  1. 修改焊盘引脚编号的值

点击Edit>Text,然后在Find栏里面只勾选Text(快速勾选的方法就是先点击ALL Off然后点击Text),或者先勾选Text,然后点击Edit>Text,可以多试试。

cadence修改焊盘序号,学习,笔记,硬件工程,pcb工艺,嵌入式硬件cadence修改焊盘序号,学习,笔记,硬件工程,pcb工艺,嵌入式硬件

 然后点击你要修改的焊盘引脚号,输入你要更改后的值。

(2)修改焊盘引脚的大小

上一步有时也会出现一些问题,比如这个焊盘引脚编号太大了,不太好选中,这是我们就需要把焊盘编号的大小更改到一个合适的大小。

先在Find栏里面勾选Text,然后按下图选择,然后在弹出的Options窗口中选择我们提前自定义好的字体,我们上一节已经分享过怎么自定义各种字体,这里就不多赘述了。

cadence修改焊盘序号,学习,笔记,硬件工程,pcb工艺,嵌入式硬件cadence修改焊盘序号,学习,笔记,硬件工程,pcb工艺,嵌入式硬件

 我这里选为1号字体后,用鼠标点击一下要修改的引脚号就好了。

下图为修改字体前后的效果图,显然修改后看着更加顺眼。

         修改前: cadence修改焊盘序号,学习,笔记,硬件工程,pcb工艺,嵌入式硬件 修改后:cadence修改焊盘序号,学习,笔记,硬件工程,pcb工艺,嵌入式硬件

 (3)添加和删除引脚编号:

有时候存在个别情况需要我们删除或者添加引脚编号。

删除时需要先点击一下删除按钮:

cadence修改焊盘序号,学习,笔记,硬件工程,pcb工艺,嵌入式硬件

然后Find栏里面只勾选Text,这是因为我们只勾选它,这样我们的鼠标箭头只能选中Text类型的内容,也就是文本类型,这样可以保证我们不会误删其他内容。

添加时需要先点击一下这个按钮:

cadence修改焊盘序号,学习,笔记,硬件工程,pcb工艺,嵌入式硬件

 然后点击你想要添加的焊盘,接着输入引脚编号,最后别忘了点击右键然后选在Done来结束这个添加操作。

cadence修改焊盘序号,学习,笔记,硬件工程,pcb工艺,嵌入式硬件

 (4)焊盘引脚号显颜色的修改:

先点击我们专门管理各种颜色的按钮:

cadence修改焊盘序号,学习,笔记,硬件工程,pcb工艺,嵌入式硬件

 然后依次点击下面四个地方进行Pin_Number颜色的编辑。

cadence修改焊盘序号,学习,笔记,硬件工程,pcb工艺,嵌入式硬件

 \******************************引脚编号涉及的各种操作***************************************/

然后我们讲一下怎么框选出我们的装配层:

首先在我们的层次结构里面要选中我们的装配层:

cadence修改焊盘序号,学习,笔记,硬件工程,pcb工艺,嵌入式硬件

 这个装配层的颜色可以自己修改,方法如下:

cadence修改焊盘序号,学习,笔记,硬件工程,pcb工艺,嵌入式硬件

 鼠标右键点击颜色方块,就会出现颜色盘,点击想要修改的颜色即可。

选择好我们的层次之后,点击我们绘制矩形形状的按钮:

cadence修改焊盘序号,学习,笔记,硬件工程,pcb工艺,嵌入式硬件

 然后画出一个框包住我们的芯片封装即可,这就是我们的装配层,其实仔细看它并不是一个框,而是一个实心的区域。

接下来分享一下最后怎么在丝印层添加1角标识和芯片名字,首先按下图点击RefDes:

cadence修改焊盘序号,学习,笔记,硬件工程,pcb工艺,嵌入式硬件

 接着选择好我们的层次结构:(Silkscren_Top就是丝印层的顶层)

cadence修改焊盘序号,学习,笔记,硬件工程,pcb工艺,嵌入式硬件

 然后点击我们装配区域的上方随便某个区域(反正后面我们还可以继续移动调整),输入我们的芯片名字IP6537,然后就会出现下面的文字:

cadence修改焊盘序号,学习,笔记,硬件工程,pcb工艺,嵌入式硬件

 当然可以按照之前编辑引脚编号的方法编辑我们的芯片名字,因为它们都是文本类型,大小颜色等等都可以。

然后在1角的左边添加一个圆形,这个按钮就在刚才矩形的左边。

添加完后可以用移动键(下图所示)调整一下位置

cadence修改焊盘序号,学习,笔记,硬件工程,pcb工艺,嵌入式硬件

 方法是先点击移动键,然后在Find栏里面勾选shapes,因为这个圆形属于形状类,然后点击圆形进行移动,最后右键点击DONE关闭移动操作。

OK,至此我们的芯片封装就算完成了,简简单单的一个比较规矩的封装依旧细节满满,下一节继续分享。

 

到了这里,关于小白Cadence学习笔记<5> (Allegro & Design entry CIS & Pad_design)的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • 解决Cadence 17.4软件无法启动,capture cis启动缓慢,打开项目缓慢,allegro 打开程序未响应(即使微软拼音切换兼容模式也无法解决的情况)

    该问题并非和谐软件的问题 而是Cadence 授权验证机制导致,正常情况如果刚安装完的新系统不会出现,单很多情况下工程师使用的电脑有多网卡或多虚拟网卡 导致软件难以访问授权端口,至使软件无法正常启动 解决方案: 在高级网络设置里,先禁用掉所有网卡,然后从本地

    2024年02月17日
    浏览(131)
  • Cadence Allegro 17.4学习记录开始04-制作封装STM32为例

    根据元器件的规格书,找到封装图片,分析资料 制作焊盘需要记住管脚补偿: 凡亿的资料有介绍: 这个STM32的封装有有个焊盘需要制作,都是表贴焊盘: 第一;选择单位 第二:选择焊盘种类和形状 第三:设置正规则焊盘的大小,热风焊盘和隔离焊盘是负片层才使用的,可以

    2024年02月12日
    浏览(50)
  • Cadence OrCAD Capture CIS库管理专题

      🏡《总目录》   🏡《宝典目录》      CIS库可以将元器件的OLB库和其他比较繁琐的参数信息,开发文档,仿真模型等使用数据库进行管理,以更方便硬件选型设计仿真和后期的物料采购及PCBA加工。本专题详述CIS库的搭建和使用方法。为方便查阅,大家直接点击

    2024年02月16日
    浏览(40)
  • Cadence CIS 元件数据库的配置方法

    步骤1:配置mdb文件(数据源文件) 配置mdb文件前,需要把数据用access导入excel数据,按照如下例子生成一个mdb文件,然后保存在一个位置 在电脑上找到“ODBC Data Sources (32-bit)”,可能里面还有个“ODBC Data Sources (64-bit)”,实测即便是64位系统,选择32-bit的就可以。 打开ODBC D

    2024年02月09日
    浏览(49)
  • Cadence Allegro 17.4学习记录开始28-PCB Editor 17.4软件PCB中蛇形等长规则添加和设置

    Allegro中设置等长有三种方法: 直接等长法,模型添加法,pin Pair添加法 只能用于点对点等长 第一、选择命令 第二,进入设置界面 需要点对点等长的线,需要创建一个Group, 然后选择需要等长的线,点击右键,直接创建,Match Group 第三、设置一个名称,方便记住,看懂,点

    2024年02月16日
    浏览(63)
  • Cadence Allegro 17.4学习记录开始32-PCB Editor 17.4软件PCB中Mark点,工艺边,阻抗和工艺相关文件

    对于拼板的PCB板卡来说,每个单板上可以不添加Mark点,Mark点加在工艺边上即可; TOP面跟Bottom面都有贴片元器件的情况下,两面都需要添加Mark点; 单板上所添加的Mark点的中心点距离板边的距离尽量保证至少3mm; 为了保证印刷和贴片的识别效果,Mark点范围内尽量没有焊盘、

    2024年02月13日
    浏览(48)
  • 04、Cadence使用记录之器件连接的连线、网络、总线、差分(OrCAD Capture CIS)

    前置教程: 01、Cadence使用记录之新建工程与基础操作(原理图绘制:OrCAD Capture CIS) 02、Cadence使用记录之创建元器件—原理图和封装(OrCAD Capture CIS) 03、Cadence使用记录之超多引脚元器件的快速创建方法(OrCAD Capture CIS) 非常简单的连线技巧,点击Place里面的Wire就能连起来了

    2024年02月08日
    浏览(54)
  • 02、Cadence使用记录之创建元器件---原理图和封装(OrCAD Capture CIS)

    参考的教程是B站的视频:allegro软件入门视频教程全集100讲 前置教程: ## 01、Cadence使用记录之新建工程与基础操作(原理图绘制:OrCAD Capture CIS) 这边作为示例,使用TPS450作为要绘制的原理图器件,其基本的Symbol可以参考器件手册TPS5450 : 打开前置教程中创建的工程,先选中

    2024年02月06日
    浏览(73)
  • Cadence Allegro

    单位换算:1mil = 0.0254mm,1mm约等于39.37mil,mil单位较小,我们一般保留2位小数即可。     制作过孔Via流程如下:       在 Hole type 下拉框中选择钻孔的类型。 有如下三种选择: Circle Drill: 圆形钻孔;  Oval Slot: 椭圆形孔; Rectangle Slot: 矩形孔。 在 Plating 中可选择孔的属性

    2024年02月06日
    浏览(42)
  • Cadence&Allegro随记02

    WARNING(ORCAP-1600): Net has fewer than two connections XXX WARNING(ORCAP-1611): Two nets in same schematic have the same name, but there is no off-page connector XXX WARNING(ORCAP-36006): Part Name “EL3H7-G_4PIN_SOP-4_L4_4-W2_8-P1_27-LS7_0-TL_EL3H7-G_4PIN” is renamed to “EL3H7-G_4PIN_SOP-4_L4_4-W2_8-P1”. ERROR(SPMHGE-82): Pin numbers do not match be

    2024年02月04日
    浏览(42)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包