FPGA编程入门——基于Quartus件完成一个1位全加器的设计

10月前作者：ok的ok路分类：Toy博客阅读(67) 违法举报

这篇具有很好参考价值的文章主要介绍了FPGA编程入门——基于Quartus件完成一个1位全加器的设计。希望对大家有所帮助。如果存在错误或未考虑完全的地方，请大家不吝赐教，您也可以点击"举报违法"按钮提交疑问。

基于Quartus件完成一个1位全加器的设计，分别采用：1）原理图输入以及 2）Verilog编程这两种设计方法。开发板基于Intel DE2-115。

在此基础上，用原理图以及Verilog 编程两种方式，完成4位全加器的设计，对比二者生成的 RTL差别；使用modelsim验证逻辑设计的正确性，并在DE2-115开发板上实际验证。

1位全加器可以用两个半加器及一个或门连接而成，因此需要先完成半加器的设计。下面将给出使用原理图输入的方法进行底层元件设计和层次化设计的主要步骤。

一，半加器设计

一，建立工程，

创建工程过程（

启动 Quartus II 软件，选择File->New Project Wizard，在出现的界面下先Next，填写工程的路径和名称，然后接着Next，直到出现下面界面并进行相应操作。接着一路Next，直到Finish，完成工程的创建。

设计一个全加器,fpga开发,Powered by 金山文档

设计一个全加器,fpga开发,Powered by 金山文档

设计一个全加器,fpga开发,Powered by 金山文档

此时界面上会出现顶层文件名和项目名：

设计一个全加器,fpga开发,Powered by 金山文档

绘制过程实现

首先选择File->New，进入后选择Block Diagram/Schematic File

设计一个全加器,fpga开发,Powered by 金山文档

选择元件

设计一个全加器,fpga开发,Powered by 金山文档

添加输入输出，完成效果

设计一个全加器,fpga开发,Powered by 金山文档

保存文件，并且编译

选择菜单File——Save As，选择刚才建好的目录，F/fpag/halfadder/bdf,将已设计好的原理图文件取名为:halfadder.bdf(注意默认的后缀是.bdf)，并存盘在此文件夹内.

设计一个全加器,fpga开发,Powered by 金山文档

点击编译

设计一个全加器,fpga开发,Powered by 金山文档

发现没有问题文章来源地址https://www.toymoban.com/news/detail-752253.html

设计一个全加器,fpga开发,Powered by 金山文档

到了这里，关于FPGA编程入门——基于Quartus件完成一个1位全加器的设计的文章就介绍完了。如果您还想了解更多内容，请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章，希望大家以后多多支持TOY模板网！

本文来自互联网用户投稿，该文观点仅代表作者本人，不代表本站立场。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如若转载，请注明出处：如若内容造成侵权/违法违规/事实不符，请点击违法举报进行投诉反馈，一经查实，立即删除！

分享到：

领支付宝红包赞助服务器费用

【无标题】FPGA编程入门——实现一位全加器

1、首先基于Quartus 软件采用原理图输入方法完成一个1位全加器的设计。然后通过4个1位全加器的串行级联，完成一个4位全加器的原理图设计；再改用 Verilog编程（3种模式：门电路、数据流和行为级描述），完成这个4位全加器设计，并观察Verilog代码编译综合后生成的 RTL电路，

2024年02月03日
浏览(46)
FPGA面试题【Verilog实现一个2位带进位全加器，画出门级电路】

目录题目核心思路答案 FPGA全貌 Verilog实现一个2位带进位全加器，画出门级电路思路见代码注释第1节什么是 FPGA FPGA 的全称为 Field-Programmable Gate Array，即现场可编程门阵列。 FPGA 是在 PAL、 GAL、 CPLD 等可编程器件的基础上进一步发展的产物，是作为专用集成电路（ ASI

2024年02月08日
浏览(53)
# Quartus实现四位全加器

1.首先将之前做的一位全加器作为模块选择File-Create/Update-CreateSymbolFilesforCurrentFile 选择File-New-Block Diagram/Schematic File 选择元件（四个fulladder，两个input，两个output，两个gnd）原理图如下（注意标注输入输出名和分支名）编译成功后选择tool-Netlist Viewers-RTL Viewer得到电路图如下

2024年02月08日
浏览(49)
Quartus实现一位全加器

真值表 A B C0 S 0 0 0 0 0 1 0 1 1 0 0 1 1 1 1 0 表达式 S=A⊕B C=AB 真值表 ain bin cin cout sum 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 表达式 Sum=Ain⊕Bin⊕Cin Cout=(Ain⊕Bin)⋅Cin+AinBin=(AinBin)∣(BinCin)∣(AinCin) 选择File-New Project Wizard 设置项目路径和项目名按个人需求选择芯片

2024年02月08日
浏览(46)
实验四 QUARTUS开发环境实验设计半加器、全加器和四位全加器 blueee的学习笔记

一、实验目的 1、通过实验，能熟悉QUARTUS开发环境，能够掌握QUARTUS的原理图输入法设计电路，掌握使用相关仿真工具进行功能和时序仿真的方法； 2、通过实验，加深对全加器电路的理解，并能使用QUARTUS的原理图输入法完成全加器的设计，并能在QUARTUS中完成相关的仿真验证

2024年02月05日
浏览(98)
Quartus-II利用两个半加器实现简单全加器

软件基于 quartusII 13.1 版本，开发板基于Intel DE2-115 。 1.新建并命名工程 2.选择芯片型号 3.新建半加器原理图

2023年04月08日
浏览(41)
一位全加器及四位全加器————FPGA

环境： 1、Quartus18.0 2、vscode 3、基于Intel DE2-115的开发板全加器简介：全加器英语名称为full-adder，是用门电路实现两个二进制数相加并求出和的组合线路，称为一位全加器。一位全加器可以处理低位进位，并输出本位加法进位。多个一位全加器进行级联可以得到多位全加器。

2024年02月03日
浏览(50)
FPGA实现1位全加器和4位全加器

1、基于Quartus件完成一个1位全加器的设计，分别采用：1）原理图输入以及 2）Verilog编程这两种设计方法。 2、在此基础上，用原理图以及Verilog 编程两种方式，完成4位全加器的设计，对比二者生成的 RTL差别；使用modelsim验证逻辑设计的正确性。 num1和num2是加数，cin是低位进

2024年02月05日
浏览(40)
FPGA——1位全加器和4位全加器的实现

1、半加器半加器是实现两个一位二进制数加法运算的器件。它具有两个输入端(被加数A和加数B)及输出端Y。是数据输入被加数A、加数B，数据输出S和数(半加和)、进位C。 A和B是相加的两个数，S是半加和数，C是进位数。所谓半加就是不考虑进位的加法，它的真值表如下 (见表

2024年02月04日
浏览(64)
FPGA基础——全加器

全加器英语名称为full-adder，是用门电路实现两个二进制数相加并求出和的组合线路，称为一位全加器。一位全加器可以处理低位进位，并输出本位加法进位。多个一位全加器进行级联可以得到多位全加器。一位全加器为例 Ain表示被加数，Bin表示加数，Cin表示低位进位，Cou

2024年02月09日
浏览(45)