北邮22级信通院数电：Verilog-FPGA（9）第九周实验（2）实现下降沿触发的JK触发器（带异步复位和置位功能）-Toy模板网

这篇具有很好参考价值的文章主要介绍了北邮22级信通院数电：Verilog-FPGA（9）第九周实验（2）实现下降沿触发的JK触发器（带异步复位和置位功能）。希望对大家有所帮助。如果存在错误或未考虑完全的地方，请大家不吝赐教，您也可以点击"举报违法"按钮提交疑问。

北邮22信通一枚~

跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章

持续关注作者迎接数电实验学习~

获取更多文章，请访问专栏：

北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客

编辑

一.代码部分

1.1 JK.v

1.2 JK_tb.v

二.仿真结果

一.代码部分

1.1 JK.v

module JK
(
	input clk,
	input J,
	input K,
	input set,
	input reset,
	
	output reg q
);

always @(negedge clk or negedge reset or negedge set)
	begin 
		if(!reset)			//异步清零
			begin
				q<=1'b0;
			end
		else if(!set)  //异步置1
			begin 
				q<=1'b1;
			end
		else
			begin
				case({J,K})
					2'b00:q<=q;
					2'b01:q<=0;
					2'b10:q<=1;
					2'b11:q<=~q;
				endcase
			end
	end
endmodule

1.2 JK_tb.v

`timescale 1ns/1ps
module JK_tb;

reg clk;
reg J;
reg K;
reg set;
reg reset;
wire q;

JK dut(
    .clk(clk),
    .J(J),
    .K(K),
    .set(set),
    .reset(reset),
    .q(q)
);

initial begin
    clk = 0;
    J = 0;
    K = 0;
    set = 0;
    reset = 0;
    #100 reset = 1;
    #100 reset = 0;
    #100 set = 1;
    #100 set = 0;
    #100 J = 1;
    #100 K = 1;
    #100 J = 0;
    #100 K = 1;
    #100 J = 1;
    #100 K = 0;
    #100 J = 0;
    #100 K = 0;
    #100 $stop;
end

always #50 clk = ~clk;

endmodule