相关阅读
Verilog基础https://blog.csdn.net/weixin_45791458/category_12263729.html?spm=1001.2014.3001.5482
信号爆x也许是所有IC人的噩梦,满屏的红色波形常让人头疼不已,但x信号的产生原因却常常只有几种,只要遵循一定的代码规范,就可以避免产生信号中出现x的问题。
最常见问题就是使用了未初始化的reg型变量,因为reg型变量在被创建后使用默认值x。如果在初始化变量之前在其他地方提前使用了,便有可能造成x态的传播。为了避免,可以给所有时序逻辑中用到的reg型变量赋初值(不可综合),但更为推荐的是为所有时序逻辑中使用到的reg型变量添加复位逻辑(可综合)并确保复位,如下所示。对于组合逻辑中使用到的reg型变量,只需要确保始终有正确的驱动即可。
reg a = 0;
reg b;
always@(posedge clk, negedge rst_n)begin
if(rst_n)
b <= 0;
else
b <= ***;
end
连续赋值语句也可能会导致x信号的产生,在连续赋值语句对wire型线网赋值时,如果出现了多个驱动源同时驱动为不同的值,并且强度一致(除z外,因为z看做没有驱动)时,会显示为不定态,直到多个驱动不冲突,如下所示。
//一个很幼稚的例子
assign a = 1'b0;
assign a = 1'b1; //赋值冲突,所以a的值为x
//一个依旧很幼稚的例子
initial begin
b = 1'b0;
c = 1'b1;
end
assign a = b;
assign a = c; //同样是赋值冲突,所以a的值为x
//一个复杂一点的例子
wire a;
reg b, c;
initial begin
b = 1'b0;
c = 1'b0;
#5 c = 1'b1;
#5 c = 1'b0;
#5 c = 1'b1;
#5 c = 1'b0;
end
assign a = b;
assign a = c; //因为有时冲突,有时不冲突,所以a的值交替为0和x,最后为0
//一个迷惑一点的例子
wire a;
reg b, c;
initial begin
b = 1'b0;
c = 1'b0;
#25;
#5 c = 1'b1;
#5 c = 1'b0;
#5 c = 1'b1;
#5 c = 1'b0;
end
assign a = b;
assign #20 a = c; //因为连续赋值有延迟,而25ns后每次c改变的脉冲都小于20ns,所以没有进行赋值,最后的c值为0,因此a的值一直是0
有些运算也可能会产生x信号,下面简单介绍,但需要注意的是,他们大多只是x信号的传播者,而不是x信号的制造者。
算数操作符+、-、*、/、%、**
对于算术运算符,当操作符的操作数中出现了x时,无论原本结果是否可能全部或部分确认,结果全为x值。
a = 3'b001;
b = 3'bx01;
$display("result is %b",a+b);//结果为xxx
a = 3'bx01;
b = 3'b000;
$display("result is %b",a*b);//结果为xxx
比较运算符<、<=、>、>=、===、!==、==、!=
对于<、<=、>、>=、==、!=,它们的比较结果是0或1,但是如果操作数中存在x,比较结果为x。
对于===、!==,它们严格比较两个操作数中的x,因此结果只能为0或1。。
b = 3'b111;
c = 3'b0x1;
$display("result is %b",b<c);//结果为x
b = 3'b0x1;
c = 3'b0x1;
$display("result is %b",b===c);//结果为1
逻辑操作符&&、||、!
逻辑运算符的运算结果为0或1,但是如果操作数中存在x,结果为x。
b = 3'b0x1;
c = 3'b001;
$display("result is %b",b&&c);//结果为x
c = 3'b0x1;
$display("result is %b",!c);//结果为x
位运算操作符&、|、^、~^、~
位运算符按位对操作数进行操作,注意对于这些运算符,某位的x不会影响其他非x位的结果。且x与1为x,x与0为0,x或1为1,x或0为x。对于异或、同或和取反运算,x位的结果是x。
b = 3'b0x1;
c = 3'bx11;
$display("result is %b",b&c);//结果为0x1
b = 3'b0x1;
c = 3'bx11;
$display("result is %b",b^c);//结果为xx0
规约运算符&、|、^、~&、~&、~^
规约运算符的运算结果为0或1,对于&,如果操作数中存在0,结果为0(不管是否含有x),对于|,如果操作数中存在1,结果为1(不管是否含有x)。其他情况下,如果操作数中有x,结果为x。
b = 3'bx10;
$display("result is %b",|b);//结果为1
b = 3'bx10;
$display("result is %b",&b);//结果为0
b = 3'bx10;
$display("result is %b",^b);//结果为x
移位操作符<<、>>、<<<、>>>
<<、>>为逻辑移位,即补0移位。而<<<、>>>为算数移位,对于有符号的操作数,算数右移>>>时会在左边补符号位(最高位),其他情况下,算数移位和逻辑移位效果一样。
当移位操作符的右操作数中有x时,结果为x。
b = 3'b1x1;
$display("result is %b",b>>1'bx);//结果为xxx
b = 3'b1x1;
$display("result is %b",b<<1);//结果为x10
signed reg b;
b = 3'bx01;
$display("result is %b",b>>>1);//结果为xx0
条件运算符?:
当条件中因为有x无法确定是否为0时,结果会含有x,但不一定全是x。对于这一点,感兴趣的可以看往期文章,有关于表达式位宽和符号拓展的讨论。
b = 3'b0x;
$display("result is %b",b?2'sb1:2'sb0);//结果为xx
b = 3'b1x;
$display("result is %b",b?1'sb1:2'sb0);//结果为11(符号拓展)
b = 3'b0x;
$display("result is %b",b?2'b1:2'b0);//结果为0x(补零拓展)
连接运算符{}
对于连接运算符,某一位的x不会影响其他位。文章来源:https://www.toymoban.com/news/detail-753387.html
$display("result is %b",{1'bx,3'b111});//结果为x111
向量的位选、域选
当位选超出界限时,会返回x。当域选超出界限时,超出的部分会用x填充。当数组索引超出界限时,结果全为x。文章来源地址https://www.toymoban.com/news/detail-753387.html
b = 3'b111;
$display("result is %b",b[3]);//结果为x
b = 3'b111;
$display("result is %b",b[4:2]);//结果为xx1
reg [2:0] c [1:0]
c[0] = 3'b000;
c[1] = 3'b111;
$display("result is %b",c[2]]);//结果为xxx
到了这里,关于Verilog基础:仿真时x信号的产生和x信号对于各运算符的特性的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!