<1>新建工程
<2>新建Block Diagram File
<3>保存为顶层文件
<4>新建Verilog HDL File 文件(用来编写子模块电路代码)
<5>保存文件并命名文件
<6>调用元件
文章来源:https://www.toymoban.com/news/detail-758333.html
<7>设置端口属性
文章来源地址https://www.toymoban.com/news/detail-758333.html
到了这里,关于Quartus prim实现模块化电路设计,生成子电路元件并在Block Diagram File中调用的解决方案(关于FPGA的复杂工程设计的相关博客都会采用此方法)的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!