FPGA工程师必备技能_Vivado如何清理工程并保证不缺失必要文件-Toy模板网

这篇具有很好参考价值的文章主要介绍了FPGA工程师必备技能_Vivado如何清理工程并保证不缺失必要文件。希望对大家有所帮助。如果存在错误或未考虑完全的地方，请大家不吝赐教，您也可以点击"举报违法"按钮提交疑问。

Vivado如何清理工程并保证不缺失必要文件

清理/压缩工程

实际使用vivado的过程中，由于vivado会自动产生一系列文件，有些是不必要时刻保存的中间文件，有些是加快效率的文件（比如编译IP核后产生的文件）。但是在上传svn或者自己做备份的时候希望备份占用尽量少的空间。然而由于vivado不会自动清理，所以这时候就需要我们做手动清理了，很多人采用的方法是根据经验删除没用的文件和文件夹，这种对于不熟悉的人很容易犯下不可挽回的错误。也有人写好了批处理文件可以直接帮助删除的，但是这都不太适合初学者。其实vivado是有tcl命令可以帮助清理的。

reset_project

reset_project是vivado一个tcl命令，输入后会发现所有的IP全部清掉了编译后的文件，工程的综合和实现也被清理掉了，只保留最必要的文件。所以会减少空间。但是这样操作以后在重新编译，需要时间会更长，根据需要综合考虑此方法，尤其是工程比较大的时候。

具体操作

在vivado软件Tcl Console输入reset_project命令。

操作后效果

应用参考1：
参考文章：
https://blog.51cto.com/u_15856507/5814050
某工程运行完成之后占用的资源，占用了176M。对工程运行reset_project命令后如下图所示，资源占用105M，直接减少72M，也就是减少了40%！这个压缩量还是比较可观的。

应用参考2：
参考文章：
https://blog.csdn.net/wkonghua/article/details/125844448
清理之前的工程大小700多兆。清理后工程大小缩小到160M左右。对比一下，清理前后工程大小缩小了将近80%。文章来源地址https://www.toymoban.com/news/detail-760113.html

到了这里，关于FPGA工程师必备技能_Vivado如何清理工程并保证不缺失必要文件的文章就介绍完了。如果您还想了解更多内容，请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章，希望大家以后多多支持TOY模板网！