1. Toy模板网首页
  2. > Toy博客

Cadence&Allegro随记02

9月前 作者：kufupotato 分类：Toy博客 阅读(38) 违法举报

这篇具有很好参考价值的文章主要介绍了Cadence&Allegro随记02。希望对大家有所帮助。如果存在错误或未考虑完全的地方，请大家不吝赐教，您也可以点击"举报违法"按钮提交疑问。

cadence导出网表错误记录

报错合集(V16.6)

  1. WARNING(ORCAP-1600): Net has fewer than two connections XXX
  2. WARNING(ORCAP-1611): Two nets in same schematic have the same name, but there is no off-page connector XXX
  3. WARNING(ORCAP-36006): Part Name “EL3H7-G_4PIN_SOP-4_L4_4-W2_8-P1_27-LS7_0-TL_EL3H7-G_4PIN” is renamed to “EL3H7-G_4PIN_SOP-4_L4_4-W2_8-P1”.
  4. ERROR(SPMHGE-82): Pin numbers do not match between symbol and component. Run dev_check on device file for more information.
  5. ERROR(SPMHNI-189): Problems with the name of device ‘xxxxx’: ‘Name is too long.’.

解决方法

[1]ORCAP-1600

单点网络,没有连接

[2]ORCAP-1611

是对off-page connnector连接符的使用，如下图，用于连接不同PAGE页面的同一网络，需要保证PAGE都在同一文件夹下。
two nets in same schematic have the same name, but there is no off-page conn,Cadence&Allegro学习笔记,经验分享,硬件工程

[3]ORCAP-36006

Part Name 太长，在OrCAD通过修改name char limit数值解决
two nets in same schematic have the same name, but there is no off-page conn,Cadence&Allegro学习笔记,经验分享,硬件工程
two nets in same schematic have the same name, but there is no off-page conn,Cadence&Allegro学习笔记,经验分享,硬件工程
two nets in same schematic have the same name, but there is no off-page conn,Cadence&Allegro学习笔记,经验分享,硬件工程
two nets in same schematic have the same name, but there is no off-page conn,Cadence&Allegro学习笔记,经验分享,硬件工程

[4]SPMHGE-82

符号引脚数和封装引脚数没有对上，修改封装和引脚，保证引脚一一对应

[5]SPMHNI-189

和ORCAP-36006错误相似，在PCB Editor中修改
two nets in same schematic have the same name, but there is no off-page conn,Cadence&Allegro学习笔记,经验分享,硬件工程
two nets in same schematic have the same name, but there is no off-page conn,Cadence&Allegro学习笔记,经验分享,硬件工程

记录中…文章来源地址https://www.toymoban.com/news/detail-761705.html

到了这里，关于Cadence&Allegro随记02的文章就介绍完了。如果您还想了解更多内容，请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章，希望大家以后多多支持TOY模板网！

本文来自互联网用户投稿，该文观点仅代表作者本人，不代表本站立场。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如若转载，请注明出处： 如若内容造成侵权/违法违规/事实不符，请点击违法举报进行投诉反馈，一经查实，立即删除！

分享到：
领支付宝红包 赞助服务器费用

相关文章

  • Cadence Allegro导出Gerber步骤

    Allegro PCB Designer 17.4-2019 Setup User Preferences... File_management Output_dir ads_sdart Value : Gerber-PRO_NAME_HW_VER Gerber-PRO_NAME_HW_VER 文件夹与 *.brd 处于同一目录下 Apply OK Display Status DRCs and Backdrills Update DRC 结果显示全部为绿色方可进行下一步 若结果不全是绿色，按照 DRC排查 步骤，找出并清除

    2024年02月12日
    浏览(38)
  • Cadence （Allegro） 转 Altium Designer

    Cadence （Allegro） 转 Altium Designer

    Cadence 版本 17.4 AD 版本 AD22 第一步：在Altium Designer 22 软件中找到  Allegro2Altium.bat 和  AllegroExportViews.txt 文件，（对于AD22 在 安装目录……AltiumAD22System）copy 到一个新建的文件夹。 第二步：在cadence安装目录下找到  extracta.exe文件的路径，（对于Cadence 17.4在 安装目录……SP

    2024年02月06日
    浏览(58)
  • Cadence Allegro PCB 铺铜管理

    Cadence Allegro PCB 铺铜管理

    在铺铜前一般要先放置禁止铺铜区域，以规定铺铜的范围，一般禁止铺铜区域分为Rout Keepin和Rout Keepout两种类型，Rout Keepin是在区域外禁止铺铜，Rout Keepout是在区域内禁止铺铜。 Setup---Areas---Route Keepin:  点击了Rout Keepin后默认是以多边形来绘制，可以在工具栏中切换要绘制的形

    2024年02月09日
    浏览(50)
  • 基于Cadence Allegro无盘设计操作流程

    基于Cadence Allegro无盘设计操作流程

    无盘设计 1.因为过孔具有电容效应，无盘设计能最大限度保证阻抗连续性，从而减小反射与插损； 2.减缓走线压力，降低产品成本与风险； SetupConstraintsModelSpacing Models勾选Hole to line SetupUnused Pads Suppression 光绘钻孔层注明无盘设计:Non-functional pads on internal signal layer

    2024年02月10日
    浏览(44)
  • Cadence Allegro PCB 光绘文件制作

    Cadence Allegro PCB 光绘文件制作

    光绘文件用于生产制造。         检查铺铜是正片还是负片，以及生产文件的格式           检查层叠的厚度，结构，正负片         DRC检查必须全部为0。 （1）、钻孔参数设置         一般保持默认即可，点击close后会自动生成nc_param.txt参数文件  （2）、生

    2024年02月13日
    浏览(47)

  • leetcode 2446. Determine if Two Events Have Conflict

    You are given two arrays of strings that represent two inclusive events that happened on the same day, event1 and event2, where: event1 = [startTime1, endTime1] and event2 = [startTime2, endTime2]. Event times are valid 24 hours format in the form of HH:MM. A conflict happens when two events have some non-empty intersection (i.e., some moment is common to bo

    2024年02月22日
    浏览(48)
  • Cadence Allegro 导出器件引脚信息报告

    Cadence Allegro 导出器件引脚信息报告

    当我们需要用到器件的引脚相关信息时，可以利用allegro中的reports这个功能导出器件的相关信息。下面是具体的操作步骤。 第一步，打开工具栏Tools-Reports，如图一；其中Reports窗口如图二所示。 图1 第二步，在Reports窗口中，首先点击New/Edit按钮，接着出现Extract UI界面，在Sel

    2024年02月12日
    浏览(116)
  • Cadence Allegro如何设置快捷键（很重要）

    Cadence Allegro如何设置快捷键（很重要）

    背景：使用过Cadence画PCB的小伙伴，就知道操作起来对新手来说，就非常不友好了哟！ 一些软件的通用习惯的快捷键，比如：复制/粘贴，CTRL+C/CTRL+V。它是需要单独设置的，才能生效起作用。 电脑系统：win10 64位 软件版本：Cadence 16.6（算是经典版本） 一、找到有关快捷键配置

    2024年02月04日
    浏览(45)
  • Cadence Allegro如何输出CAD文件（超详细）

    Cadence Allegro如何输出CAD文件（超详细）

    背景：当结构工程师向我要PCB CAD图纸时，尴尬的一幕：是我尽然输不出来。原因是我没设置层，因为此时是4层板，含有中间层是没法输出的。不像贼友好的AD，一键输出即可。 下面记录一下输出CAD的详细过程：* 一、设置显示的层 1、打开工程目录下的XXX.brd后缀的PCB文件 可

    2024年02月06日
    浏览(48)
  • 如何在cadence的allegro中快速找到元件

    如何在cadence的allegro中快速找到元件

    cadence软件功能十分强大，其中在allegro中寻找特定的元件有多种方法，这里介绍两种。 我们可以在原理图软件capture中点中一个元件，然后就可以在PCB软件allegro中快速得到元件的定位，就像这样： 在原理图CAPTURE左侧对话框中，Hierarchy栏里找到我们需要寻找的元件U10，然后在原

    2024年02月03日
    浏览(36)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包，优惠每天领

二维码1

领取红包

二维码2

领红包