【FPGA】zynq 单端口RAM 双端口RAM 读写冲突写写冲突-Toy模板网

这篇具有很好参考价值的文章主要介绍了【FPGA】zynq 单端口RAM 双端口RAM 读写冲突写写冲突。希望对大家有所帮助。如果存在错误或未考虑完全的地方，请大家不吝赐教，您也可以点击"举报违法"按钮提交疑问。

RAM

RAM 的英文全称是 Random Access Memory，即随机存取存储器，简称随机存储器，它可以随时把数据写入任一指定地址的存储单元，也可以随时从任一指定地址的存储单元中读出数据，其读写速度是由时钟频率决定的。
具体的分类讲解可以看SDRAM、DRAM及DDR FLASH ROM概念详解这篇文章

我们使用的RAM是静态RAM

RAM读写分类

在RAM中，单端口RAM（Single-port RAM）和双端口RAM（Dual-port RAM）是两种常见的类型，双端口RAM又分为真双端口（True dual-port RAM）和伪双端口RAM（Simple dual-port RAM）

单端口 RAM 只有一个端口进行读写，即读/写只能通过这一个端口来进行。
伪双端口 RAM ，其也有两个端口可以用于读写，但是其中一个端口只能读不能写，另一个端口只能写不
能读；
真双端口 RAM ，其有两个端口可以用于读写，且两个端口都可以进行读或写；

ram读写冲突,【FPGA】,fpga开发,RAM,读写冲突,双端口RAM,写写冲突

RAM原理及实现

在内存空间中开辟出一段固定大小的内存用于存储数据，每一个数据所占的bit位称之为位宽，这段内存空间中数据的总数称之为深度。例如reg [7:0] mem [255:0]，这段内存空间中每一个数据的位宽为8bit，深度为256。

在这段内存空间中，每个数据分配给一个地址，如上例深度为256，可以用8bit的地址来表示所有的数据，0000_0000则表示第0个数据,1111_1111则表示第255个数据。

外部信号通过固定的时钟节拍，通过使能信号及地址信号来读取RAM中特定位置的数据或者向RAM中特定位置写入数据。

RAM三种读写模式

在FPGA中，RAM的读写操作包括如下三种操作模式：“写优先模式”、“读优先模式”和“不修改模式” 。A端口和B端口可以独立配置为三种模式中的任意一种。

no-change （不变模式）：进行写操作过程中输出数据线上的的数据不变
read（读优先模式）：读优先，对某个地址进行写操作的时候，写入的数据先放入存储器内，输出数据线上数据不变。(上个周期写入的，这个周期先读出之前的值)
**write（写优先模式）：写优先，写入的数据立马放在输出的数据线上
**
我们可以知道，在写优先的情况下，可以最快得到更新值。因此，双端口RAM的队列信息更新要保证至少要间隔一个钟(且为写优先的情况)。

不变模式

ram读写冲突,【FPGA】,fpga开发,RAM,读写冲突,双端口RAM,写写冲突
在不变模式下，当 ENA（使能信号）为高后，第一个时钟上升沿 WEA（读/写使能信号）为低电平，表示读数据，此时的地址为 aa，所以读出的就是 aa 内的数据；第二个时钟上升沿 WEA 为高电平，表示写数据，此时的地址为 bb，即先将数据（DAIN）“1111”写入地址 bb ，只进行写操作，读数据保持不变，所以读出的数据也是“aa”；第三个时钟上升沿同理，也就是说 DOUTA 保持前一拍数据，直到 WEA 为低，第四个时钟上升沿 WEA 为低电平，表示读数据，读取的就是地址 dd 内的数据。

写优先

ram读写冲突,【FPGA】,fpga开发,RAM,读写冲突,双端口RAM,写写冲突

在写优先模式下，当 ENA（使能信号）为高后，第一个时钟上升沿 WEA（读/写使能信号）为低电平，表示读数据，此时的地址为 aa，所以读出的就是 aa 内的数据；第二个时钟上升沿 WEA 为高电平，表示写数据，此时的地址为 bb，即先将数据（DAIN）“1111”写入地址 bb 后再读出，所以读出的数据也是“1111”；第三个时钟上升沿同理，将 DINA 数据写入存储器后再将更新后的数据送到 DOUTA 上进行输出；第四个时钟上升沿 WEA 为低电平，表示读数据，读取的就是地址 dd 内的数据。

读优先

ram读写冲突,【FPGA】,fpga开发,RAM,读写冲突,双端口RAM,写写冲突
在读优先模式下，当 ENA（使能信号）为高后，第一个时钟上升沿 WEA 为低电平，表示读数据，此时的地址为 aa，所以读出的就是 aa 内的数据；第二个时钟上升沿 WEA 为高电平，表示写数据，此时的地址为 bb，即先读出地址 bb 中的旧数据，然后再将数据（DAIN）“1111”写入地址 bb；第三个时钟上升沿同理，先将当前存储器中的旧数据送到 DOUTA 上进行输出，然后再将 DINA 数据写入当前存储地址；第四个时钟上升沿 WEA 为低电平，表示读数据，读取的就是地址 dd 内的数据。

单端口 RAM

单端口RAM（Single-port RAM）：输入只有一组数据线和一组地址线，读写共用地址线，输出只有一个端口。如果CPU需要读取RAM中的数据并将其写入到RAM的另一个位置，必须先执行读取操作，然后执行写入操作。如下图所示：

ram读写冲突,【FPGA】,fpga开发,RAM,读写冲突,双端口RAM,写写冲突

端口描述

DINA：RAM 写数据端口；
ADDRA：RAM 读写地址端口，对于单口 RAM 来说，读地址和写地址共用同一组地址；，由外部输入，地址位宽决定了RAM的最大深度，比如地址位宽为 4，则 RAM 最大深度是16(0-15）
WEA：写使能信号，高电平表示向RAM中写入数据，低电平表示从RAM中读出数据
ENA：端口使能信号，高电平有效；低电平表示禁用端口
RSTA：复位信号，高电平有效
REGCEA ：输出寄存器使能信号，REGCEA为低电平时，读端口保持最后一次输出的数据
CLKA: 时钟信号
DOUTA: 输出数据信号，从 RAM 中读出的数据，多bit位宽

伪双端口 RAM

伪双端口RAM（Simple dual-port RAM）：输入有一组数据线，两组地址线，输出只有一个端口。伪双端口RAM可以提供并行读写操作，避免了传统单端口RAM的等待时间，因此有更快的访问速度和响应时间。伪双端口RAM通常广泛应用于高性能数字信号处理器、图像处理器、视频采集卡等领域，以提高存储器的访问速度和效率，满足高速处理的需求。如下图所示：

ram读写冲突,【FPGA】,fpga开发,RAM,读写冲突,双端口RAM,写写冲突
与单端口 RAM 不同的是，伪双端口 RAM 输入有两路时钟信号 CLKA/CLKB(写时钟和读时钟)；独立的两组地址信号ADDRA/ADDRB(写地址和读地址)；写端口A仅提供 DINA 写数据总线，作为数据的写入口；读端口B 仅提供DOUTB数据读的功能。允许同时端口A写入，端口B读出，且速率可以不同

多出来的端口的用于ECC 简单双端口RAM独特的ECC功能
可以对单比特进行纠正对双比特进行检错我们很少用到，有个了解即可

INJECTSBITERR：Inject Single-Bit Error 的简写，即注入单 bit 错误，仅适用于 Xilinx Zynq-7000 和 7 系列芯片的 ECC 配置。
INJECTDBITERR：Inject Double-Bit Error 的简写，即注入双 bit 错误，同样仅适用于 Xilinx Zynq-7000
和 7 系列芯片的 ECC 配置。
SBITERR：Single-Bit Error 的简写，即单 bit 错误，标记内存中存在的单 bit 错误，该错误已在输出总线
上自动更正。
DBITERR：Double-Bit Error 的简写，即双 bit 错误，标记内存中存在双 bit 错误，需要注意的是内置的
ECC 解码模块不能自动纠正双 bit 错误。
RDADDRECC：Read Address for ECC Error output 的简写，即读地址 ECC 错误输出，同样仅适用于 Xilinx
Zynq-7000 和 7 系列芯片的 ECC 配置。

在VIVADO创建端口的时候可以看到 ECC选项为简单双端口RAM独有的

需要注意的是，使用了单比特纠错功能，输出的数据只会在DOUTB输出端口上修改，存在RAM里的数据不会发生变化

真双端口 RAM

真双端口RAM（True dual-port RAM）：输入有两组地址线和两组数据线，输出有两个端口。所以双口RAM两个端口都分别带有读写端口，可以在没有干扰的情况下进行读写，彼此互不干扰。这种RAM通常用于高端计算机系统中，因为它可以提高系统性能。例如，在多处理器系统中，多个处理器可以同时访问同一块双端口RAM，从而提高系统的并行处理能力。如下图所示：
ram读写冲突,【FPGA】,fpga开发,RAM,读写冲突,双端口RAM,写写冲突

真双端口 RAM 提供了两个独立的读写端口（A 和 B），既可以同时读，也可以同时写，也可以一个读一个写。可以发现，真双端口 RAM 只是将单端口 RAM 的所有信号做了一个复制处理

读写冲突和写写冲突

读写冲突(Write-Write Collisions)：在同一时间，两个端口对同一个地址，一个进行读取，一个进行写入操作

写写冲突(Write-Write Collisions)：在同一时间，两个端口对同一个地址进行写入操作

读写冲突

读写冲突：即同时刻读写同一地址所出现的冲突，例如理论上我们已经向某个地址写入了新的数据，我们也希望可以同时读到这个地址内新写入的数据，但实际上，这个新数据还没有写入 RAM 中，所以我们读出来的可能是 RAM 默认值，或者是 RAM 该地址中上一次的值，这便是读写冲突。读写冲突示意图如下：

ram读写冲突,【FPGA】,fpga开发,RAM,读写冲突,双端口RAM,写写冲突
在上图中 WEA[3:0] 为写使能，字节使能，每一个bit可以选择写入数据的那个字节被写入，1表示写入该字节，0表示不写入该字节， DINA[31:0]为写数据总线，DOUTBarf为读优先情况下读数据总线的值，DOUTBawf为写优先情况下读数据总线的值，RAM Contents为RAM中存储的数据

在读优先情况下，同时对一个地址进行读写，会先把RAM里原本的数值发送到DOUTBarf读数据总线， DOUTBarf输出的值一直为RAM原本的数据

那么我们来分析写优先的情况下：

在第一个时钟周期
WEA[3:0] 为b0000 表示没有写入数据此时 DINA[31:0]无效
在第二个时钟周期
WEA[3:0] 为b0101 表示写入第1个字节和第3个字节，此时 DINA[31:0]为AAAA AAAA 会写入00AA 00AA的数据因为是写优先，所以会把数据先发送到DOUTBarf读数据总线上，但是读数据总线此时也在读取数据，此时DOUTBarf上的值，就不知道是原本RAM里的数据还是新写入的这个数据，就成了一个未知态

可知当发生读写冲突时，读优先的模式下读出的是读地址中存储的上一个数据；写优先模式时读出的是未知的数据“XX”

写写冲突

写写冲突：表示端口A和端口B写使能同时有效且写地址DINA和DINB相同，此时需要关断一个写，把两个写端口都需
要更新的值处理到一个写端口上。切记任何双端口 RAM 都不支持写写冲突。写写冲突示意图如下所示：
ram读写冲突,【FPGA】,fpga开发,RAM,读写冲突,双端口RAM,写写冲突
在上图中 WEA[3:0] 为写使能，字节使能，每一个bit可以选择写入数据的那个字节被写入，1表示写入该字节，0表示不写入该字节，WEB[3:0] 为端口B写使能, DINA[31:0]为端口A写数据总线， DINB[31:0]为端口B写数据总线，RAM Contents 为RAM中存储的数据

那么我们来分析下：

在第一个时钟周期

WEA[3:0] 为b1100 表示写入高两个字节此时 DINA[31:0]的高两个字节7654被写入，低字节FFFF无效
WEB[3:0] 为b0011 表示写入低两个字节此时 DINB[31:0]的低两个字节3210被写入，高字节FFFF无效

RAM中实际写入的值为 7654 3210
在第二个时钟周期
WEA[3:0] 为b0101 表示写入第1个字节和第3个字节，此时 DINA[31:0]的xxAA xxAA被写入
WEB[3:0] 为b1010 表示写入第2个字节和第4个字节此时 DINA[31:0]的BBxx BBxx被写入

RAM中实际写入的值为 BBAA BBAA
在第三个时钟周期
WEA[3:0] 为b1110 表示写入第4个字节，第3个字节和第2个字节，此时 DINA[31:0]的7777 77xx被写入
WEB[3:0] 为b0011 表示写入第2个字节和第1个字节此时 DINA[31:0]的xxBB Bxx被写入