1. Toy模板网首页
  2. > Toy博客

【ARMv8M Cortex-M33 系列 1 -- SAU 介绍】

10月前 作者：CodingCos 分类：Toy博客 阅读(47) 违法举报

这篇具有很好参考价值的文章主要介绍了【ARMv8M Cortex-M33 系列 1 -- SAU 介绍】。希望对大家有所帮助。如果存在错误或未考虑完全的地方，请大家不吝赐教，您也可以点击"举报违法"按钮提交疑问。


请阅读【嵌入式开发学习必备专栏 之Cortex-M33 专栏】

【ARMv8M Cortex-M33 系列 1 -- SAU 介绍】,# 【ARMv8M M33 专栏】,cortex-m33,M33 SAU

Cortex-M33 SAU 介绍

在 ARMv8-M 架构中，SAU（Security Attribution Unit）是安全属性单元，用于配置和管理内存区域的安全属性。SAU 是 ARM TrustZone 技术的一部分，该技术提供了在单个处理器中创建安全（Secure）和非安全（Non-secure）状态的能力，允许系统同时运行受信任的安全代码和非受信任的非安全代码。

SAU 能够定义多个内存区域，并为每个内存区域指定其是否可被安全状态和/或非安全状态访问。这样，SAU 可以帮助创建一个隔离的安全环境，其中敏感的代码和数据可以被保护，不受非安全代码的影响。

SAU 的主要功能包括

  • 内存区域定义：SAU 允许你定义一系列的内存区域，并为每个区域指定安全属性。这些区域可以是 RAM、ROM、外设或其他类型的内存。
  • 安全属性配置：对于每个区域，可以配置其是否为安全或非安全访问。这是通过设置区域的属性位来完成的。
  • 默认内存映射：SAU 也允许配置默认内存映射，即对于没有明确通过 SAU 区域定义的内存，指定它们的安全状态。

SAU 寄存器

SAU 的配置是通过一系列的系统控制寄存器来完成的，主要包括：

Address Register Description
0xE000EDD0 SAU_CTRL SAU Control Register
0xE000EDD4 SAU_TYPE SAU Type Register
0xE000EDD8 SAU_RNR SAU Region Number Register
0xE000EDDC SAU_RBAR SAU Region Base Address Register
0xE000EDE0 SAU_RLAR SAU Region Limit Address Register
0xE000EDE4 SFSR Secure Fault Status Register
0xE000EDE8 SFAR Secure Fault Address Register
  • SAU_CTRL：SAU 控制寄存器，用于启用或禁用 SAU，以及配置默认的内存映射属性。
    • bit[1]:
      • 0- Memory is marked as Secure and is not Non-secure callable.
      • 1- Memory is marked as Non-secure.
    • bit[0]:
      • 0-SAU is disabled;
      • 1-SAU is enabled;
  • SAU_TYPE：SAU 类型寄存器，提供 SAU 支持的区域数量和配置信息。
    • bit[7:0]： SAU regions. The number of implemented SAU regions.
  • SAU_RNR: SAU 区域编号寄存器，用于选择要配置的 SAU 区域。
    • bit[7:0]：Region number. Indicates the SAU region accessed by SAU_RBAR and SAU_RLAR.
  • SAU_RBAR 和 SAU_RLAR：SAU 区域基址和限制寄存器，用于定义具体 SAU 区域的起始地址和结束地址，并指定区域的安全属性。
    • SAU_RBAR bits [31:5]: Base address. Holds bits [31:5] of the base address for the selected SAU region.
    • SAU_RLAR bits [31:5]: Limit address. Holds bits [31:5] of the limit address for the selected SAU region.
    • NSC, bit [1]: Non-secure callable. Controls whether Non-secure state is permitted to execute an SG instruction from this
      region.
      • 0: Region is not Non-secure callable.
      • 1: Region is Non-secure callable.
    • bit [0]:
      • 0-SAU region is disabled,
      • 1-SAU region is enabled.

配置示例

假设我们想要将一块内存区域配置为安全区域，我们可以按照以下步骤进行：

  1. 确定内存区域的起始地址和结束地址。
  2. 选择 SAU 区域编号并配置 SAU_RNR 寄存器。
  3. 设置 SAU_RBAR 寄存器，定义区域的起始地址和安全属性。
  4. 设置 SAU_RLAR 寄存器，定义区域的结束地址。
  5. 如果需要，配置 SAU_CTRL 寄存器以启用 SAU 并设置默认内存映射。

配置 SAU 通常在系统启动时进行，作为启动代码或安全初始化例程的一部分。正确配置 SAU 对于确保系统的安全性是至关重要的，因此需要仔细规划内存布局，并根据系统需求设置正确的安全属性。

由于 SAU 的配置涉及到系统的安全架构，因此需要具备相应的权限才能进行配置。在非安全状态下的代码通常无法修改 SAU 的设置，以保护安全状态下的资源不被非安全代码破坏。文章来源地址https://www.toymoban.com/news/detail-765596.html

到了这里，关于【ARMv8M Cortex-M33 系列 1 -- SAU 介绍】的文章就介绍完了。如果您还想了解更多内容，请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章，希望大家以后多多支持TOY模板网！

本文来自互联网用户投稿，该文观点仅代表作者本人，不代表本站立场。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如若转载，请注明出处： 如若内容造成侵权/违法违规/事实不符，请点击违法举报进行投诉反馈，一经查实，立即删除！

分享到：
领支付宝红包 赞助服务器费用

相关文章

  • 【ARMv8M Cortex-M33 系列 5 -- RT-Thread .rti_fn 段简介】

    在 RT-Thread 实时操作系统中， .rti_fn 代码段通常用于存放初始化函数。RT-Thread 的启动过程中包括了一系列的初始化步骤，这些初始化函数被分配到特定的代码段中，以便操作系统在启动时按照预定的顺序执行它们。 RT-Thread 链接脚本中的 keep(*(sort(.rti_fn*))) 是一个 GNU 链接器指

    2024年01月23日
    浏览(44)

  • 【ARMv8M Cortex-M33 系列 7.4 -- 如何使能 usagefault | memmange fault | bus fault 中断】

    请阅读 【嵌入式开发学习必备专栏 之 ARM Cortex-Mx专栏】 由于文章【ARMv8M Cortex-M33 系列 7.2 – HardFault 问题定位 1】 中提到了HardFault 的发生是由于其它异常所升级导致的，所以就需要调查下如何是能其它异常中断。 在 ARM Cortex-M33 核心上启用 UsageFault 、 MemManageFault 和 BusFault 异

    2024年01月20日
    浏览(51)
  • 【ARMv8M Cortex-M33 系列 3 -- RT-Thread renesas/ra4m2-eco 移植编译篇】

    【ARMv8M Cortex-M33 系列 3 -- RT-Thread renesas/ra4m2-eco 移植编译篇】

    请阅读 【嵌入式开发学习必备专栏 之Cortex-M33 专栏】 本文以瑞萨的 ra4m2-eco 为例介绍如何下载rt-thread 及编译的设置。 RT-Thread 代码下载 ： git clone 路径 ：https://github.com/RT-Thread/rt-thread 代码下载下来后如下： 此外还需自行下载一套编译 arm gcc 编译工具，如 gcc-arm-none-eabi 。 编

    2024年02月03日
    浏览(54)

  • 【ARM Cortex-M 系列 3 番外篇 -- ARMv6, ARMv7, ARMv8, ARMv9 架构差异及精简指令集 与 复杂指令集 介绍】

    上篇文章：ARM Cortex-M 系列 2.1 – RT-Thread Cortex-M7 异常处理及 hardfault 处理分析 ARM架构是一种处理器架构，全称为高级精简指令集计算机（Advanced RISC Machine）。它是英国ARM公司设计的一种精简指令集（ RISC ）处理器架构，和复杂指令集（ CISC ）处理器架构相对。 CISC 与 RISC 差异

    2024年02月08日
    浏览(47)
  • 【ARM Cortex-M 系列 1.1 -- Cortex-M33 与 M4 差异 详细介绍】

    【ARM Cortex-M 系列 1.1 -- Cortex-M33 与 M4 差异 详细介绍】

    请阅读 【嵌入式开发学习必备专栏 之 Cortex-Mx 专栏】 在移植 RT-Thread 到 瑞萨RA4M2（Cortex-M33）上时，遇到了hardfault 问题，最后使用了Cortex-M4中的调度相关的函数后，OS 可以正常调度了。所以这里做下 M33与 M4的关系梳理。 ARM Cortex-M33 和 Cortex-M4 都是 ARM 公司设计的32位RISC微处理

    2024年01月21日
    浏览(46)
  • 【ARM Cortex-M 系列 1 -- Cortex-M0, M3, M4, M7, M33 差异】

    【ARM Cortex-M 系列 1 -- Cortex-M0, M3, M4, M7, M33 差异】

    请阅读 【ARM Coresight | AMBA BUS| Armv8/v9 | GCC 专栏导读】 下篇文章：ARM Cortex-M 系列 2 – CPU 之 Cortex-M7 介绍 Cortex-M0/M0+ 介绍 Cortex-M0 是 ARM 公司推出的一款微控制器（MCU）核心。这个核心是基于 ARMv6-M 架构设计的， 只支持 56 条指 令的小指令集，大部分指令是 16 位指令, 是 ARM Cor

    2024年02月17日
    浏览(47)
  • 【ARM Cortex-M 系列 1 -- Cortex-M0, M3, M4, M7, M33, M35P 差异】

    【ARM Cortex-M 系列 1 -- Cortex-M0, M3, M4, M7, M33, M35P 差异】

    请阅读 【ARM Coresight | AMBA BUS| Armv8/v9 | GCC 专栏导读】 下篇文章：ARM Cortex-M 系列 2 – CPU 之 Cortex-M7 介绍 Cortex-M0/M0+ 介绍 Cortex-M0 是 ARM 公司推出的一款微控制器（MCU）核心。这个核心是基于 ARMv6-M 架构设计的， 只支持 56 条指 令的小指令集，大部分指令是 16 位指令, 是 ARM Cor

    2024年02月05日
    浏览(45)

  • 【ARM Trace32(劳特巴赫) 使用介绍 1.1 - Veloce 环境中使用trace32 连接 Cortex-M33】

    请阅读 【ARM Coresight SoC-400/SoC-600 专栏导读】 上篇文章：【ARM Trace32(劳特巴赫) 使用介绍 1 - Veloce 环境中使用 Trace32】 下篇文章：【ARM Trace32(劳特巴赫) 使用介绍 2.1 – TRACE32 Practice 脚本 cmm 脚本学习】

    2024年02月04日
    浏览(41)
  • 【ARM Cortex-M 系列 2 -- CPU 之 Cortex-M7 介绍】

    【ARM Cortex-M 系列 2 -- CPU 之 Cortex-M7 介绍】

    请阅读 【ARM Coresight | AMBA BUS| Armv8/v9 | GCC 专栏导读】 上篇文章：ARM Cortex-M 系列 1 番外篇-- Cortex-M0, M3, M4, M7, M33 , M35P 差异 下篇文章：ARM Cortex-M 系列 2.1 – RT-Thread Cortex-M7 异常处理及 hardfault 处理分析 Cortex-M7是基于ARMv7架构，ARMv7 架构主要分为以下三类： 其中 Cortex-M 系列应用

    2024年02月17日
    浏览(38)
  • NXP i.MX 8M Mini工业核心板硬件说明书（四核ARM Cortex-A53 + 单核ARM Cortex-M4，主频1.6GHz）

    NXP i.MX 8M Mini工业核心板硬件说明书（四核ARM Cortex-A53 + 单核ARM Cortex-M4，主频1.6GHz）

    创龙科技SOM-TLIMX8是一款基于NXP i.MX 8M Mini的四核ARM Cortex-A53 + 单核ARM Cortex-M4异构多核处理器设计的高端工业级核心板，ARM Cortex-A53(64-bit)主处理单元主频高达1.6GHz，ARM Cortex-M4实时处理单元主频高达400MHz。处理器采用14nm最新工艺，支持1080P60 H.264视频硬件编解码、1080P60 H.265视频硬

    2024年02月11日
    浏览(51)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包，优惠每天领

二维码1

领取红包

二维码2

领红包