FPGA-AMBA协议、APB协议、AHB规范、AXI4协议规范概述及它们之间的关系

这篇具有很好参考价值的文章主要介绍了FPGA-AMBA协议、APB协议、AHB规范、AXI4协议规范概述及它们之间的关系。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

FPGA-AMBA协议、APB协议、AHB协议、AXI4协议规范概述

笔记记录,AMBA协议、APB协议、AHB规范、AXI4协议规范概述,只是概述描述,具体详细的协议地址传输、数据传输等内容将在下一章节详细说明。



一、AMBA规范

AMBA(Advanced Microcontroller Bus Architecture)是一种由ARM公司提出的处理器总线架构,它定义了处理器、内存和外设之间的通信标准

在AMBA架构中,存在多个总线协议,其中包括 APB(Advanced Peripheral Bus)、AHB(Advanced High-performance Bus)和 AXI(Advanced eXtensible Interface)

这些协议是为不同的系统设计需求和性能级别而设计的,它们之间存在一些关系和区别。
FPGA-AMBA协议、APB协议、AHB规范、AXI4协议规范概述及它们之间的关系,FPGA开发,fpga开发,嵌入式硬件,系统架构
FPGA-AMBA协议、APB协议、AHB规范、AXI4协议规范概述及它们之间的关系,FPGA开发,fpga开发,嵌入式硬件,系统架构


二、AMBA APB规范

APB(Advanced Peripheral Bus):

APB是AMBA架构中定义的一种低功耗、低带宽的总线协议
主要用于连接低带宽外设,如GPIO(通用输入/输出)、定时器等。
APB通常用于连接速度要求较低的外设,因为其传输速率相对较慢。

FPGA-AMBA协议、APB协议、AHB规范、AXI4协议规范概述及它们之间的关系,FPGA开发,fpga开发,嵌入式硬件,系统架构

三、AMBA AHB规范

AHB(Advanced High-performance Bus):

AHB是AMBA架构中定义的中等性能的总线协议。
用于连接中等带宽要求的外设,如DMA(直接存储器访问)控制器、LCD控制器等。
AHB在性能上比APB更高,因此适用于连接一些要求中等性能的外设
FPGA-AMBA协议、APB协议、AHB规范、AXI4协议规范概述及它们之间的关系,FPGA开发,fpga开发,嵌入式硬件,系统架构

四、AMBA AXI4规范

AXI(Advanced eXtensible Interface):

AXI是AMBA架构中定义的高性能、高带宽的总线协议
适用于连接高性能的外设,如高性能处理器、高速存储器等。
AXI相比于AHB在性能上有较大的提升,支持乱序传输、突发传输等高级特性。
FPGA-AMBA协议、APB协议、AHB规范、AXI4协议规范概述及它们之间的关系,FPGA开发,fpga开发,嵌入式硬件,系统架构


总结

本章节介绍了FPGA中总线协议,AMBA协议、APB协议、AHB规范、AXI4协议规范概述,以及它们之间的关系。
简而言之:
AMAB包含APB、AHB、AXI;
AXI4是AXI第四个版本性能更好;
性能:AXI > AHB > APB,对应的使用场景也不同

AXI4的协议内容和功能十分重要,对于zynq的学习十分重要,协议的具体内容和代码实现,下个章节再来描述。文章来源地址https://www.toymoban.com/news/detail-766821.html

到了这里,关于FPGA-AMBA协议、APB协议、AHB规范、AXI4协议规范概述及它们之间的关系的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • AMBA总线协议(9)——AHB(七):终章

            在之前的文章中我们讲述了AHB协议的分割传输机制,它使得从机可以决定一次传输是否继续进行,以防止 传输的执行将占据大量的时钟周期,有效提高了总线的公平性与效率问题,本文中我们将一次性学习完AHB最后的内容,包括有复位,数据总线的位宽和接口设备

    2024年02月11日
    浏览(28)
  • 【AMBA】AHB-Lite总线协议

    AHB-Lite的主要组成部分为: (1)Master (2)Slave (3)Address Decoder (4)slave-to-master multiplexor AHB-Lite的一次传输,信号时序分为两步: (1)Address Phase:Master发送地址和控制信号 (2)Data Phase:Master发送写数据/Slave发送读数据 其中,Address Phase不可主动被扩展,通常为一个cycl

    2024年02月07日
    浏览(31)
  • AMBA总线协议(8)——AHB(六):分割传输

            在之前的文章中,我们重点介绍了AHB传输的仲裁,首先介绍了仲裁相关的信号,然后分别介绍了请求总线访问,授权总线访问,猝发提前终止,锁定传输和默认主机总线,在本文中我们将继续介绍AHB的分割传输。 系列文章合集:AMBA总线协议(0)——目录与传送门

    2024年02月11日
    浏览(36)
  • AMBA协议- AXI协议指南(1)

    目录 1.概述 2.什么是amba协议, 为什么使用它?  AMBA 如何发展 3.axi 协议概述  AXI in a multi-manager system 4.Channel transfers and transactions  5. 通道信号 本文介绍了一个名为Advanced Microcontroller Bus Architecture (AMBA) AXI的协议,它是现代SoC(System-on-Chip)设计中非常流行的一个协议。这个指

    2024年01月23日
    浏览(35)
  • AMBA总线协议AXI——学习笔记

    2023.3.25 2023.4.23 AXI :高级可拓展接口 高性能、高带宽、低延迟 单向通道体系结构 独立的地址和数据通道 支持多项数据交换。通过 并行执行burst操作 ,极大地提高了数据吞吐能力。 AXI4 :高性能内存映射需求(如读写DDR、使用BRAM控制器读写BRAM等),为了区别,有时候也叫这

    2023年04月23日
    浏览(48)
  • <AMBA总线篇> AXI总线协议介绍

    目录 01 AXI协议简介 AXI协议特性 AXI协议传输特性 02 AXI协议架构 AXI协议架构 write transaction(写传输) read tramsaction(读传输) Interface and interconnect 典型的AXI系统拓扑 03 文章总结 大家好,这里是程序员 杰克 。一名平平无奇的嵌入式软件工程师。 对于学习Xilinx FPGA(ZYNQ)而言,官方提

    2024年02月10日
    浏览(43)
  • AMBA协议AXI-Stream(协议信号、设计实践)

      AXI-Stream(以下简称AXIS)是AMBA协议的AXI协议三个版本中(AXI4-FULL、AXI4-Lite、AXI4-Stream)最简单的一个协议;是AXI4中定义的面向数据流的协议,常用于对数据流的处理,如: 摄像头 高速AD Xilinx的AXI-DMA模块   在进行SOC设计中需要高速数据传输处理的场合,常常使用AXIS协

    2024年02月06日
    浏览(74)
  • AMBA协议AXI-Lite(AXI-Lite介绍)

    AXI_Lite顾名思义即简化版的AXI协议,是对完整的AXI协议裁剪后的AXI协议; 特点: 突发长度永远是1,即只能单次读写,无法连续读写,常用于配置寄存器; 由于删减了逻辑,其资源也消耗较少; 地址映射,相较于AXI-Stream,AXI-Lite的每个数据读写都需要对应的地址; AXI_Lite的系

    2024年02月13日
    浏览(55)
  • 【ARM AMBA AXI 入门 3 - AXI 协议中的 Outstanding transfer 】

    请阅读 【ARM AMBA AXI 总线 文章专栏导读】 上篇文章:ARM AMBA AXI 入门 2 - AXI协议中的BURST 下篇文章:ARM AMBA AXI 入门 4 - AXI 协议中的 Out-of-Order transfer and interleave 介绍

    2024年02月16日
    浏览(45)
  • 【ARM AMBA AXI 入门 13 -- AXI 协议中 RRESP 信号详细介绍】

    请阅读 【ARM AMBA AXI 总线 文章专栏导读】 在 AXI (Advanced eXtensible Interface) 协议中, RRESP 信号用来表示读取事务的响应状态,它由从设备(Slave)发往主设备(Master)来通知读取操作的完成情况。 RRESP 信号是一个 2 位的编码字段,用于指示读取操作是否成功完成,或者在操作过

    2024年02月04日
    浏览(168)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包