数字逻辑与数字系统设计(袁小平)慕课参考答案-Toy模板网

这篇具有很好参考价值的文章主要介绍了数字逻辑与数字系统设计(袁小平)慕课参考答案。希望对大家有所帮助。如果存在错误或未考虑完全的地方，请大家不吝赐教，您也可以点击"举报违法"按钮提交疑问。

第 1 讲绪论第 1 讲绪论-单元测试

1、问题:现代电子技术的发展，目前集成电路器件处于（）阶段。选项： A:分立元器件 B:集成电路 C:大规模集成电路 D:超大规模集成电路答案: 【超大规模集成电路】 2、问题:现代电子技术的发展，处于（）阶段。选项： A:理论奠基 B:分立元器件 C:集成电路时代 D:电子管答案: 【集成电路时代】 3、问题:数字信号的高低电平的正确描述（）。选项： A:分别对应于一段电压范围 B:分别对应于某个电压值 C:高电平是5V D:低电平是0V 答案: 【分别对应于一段电压范围】 4、问题:集成电路按照集成度分为（）。选项： A:小规模 B:中规模 C:大规模 D:超大规模答案: 【小规模; 中规模; 大规模; 超大规模】 5、问题:现代集成电路的代表芯片有（）。选项： A:单片机 B:FPGA C:DSP D:SOPC 答案: 【单片机; FPGA; DSP; SOPC】 6、问题:电子技术的应用范围，包括（）等方面。选项： A:日常生活 B:工农业生产 C:军事与国防 D:航空航天答案: 【日常生活; 工农业生产; 军事与国防; 航空航天】 7、问题:本课程主要内容包括（）。选项： A:组合逻辑电路 B:时序逻辑电路 C:脉冲的产生与整形 D:FPGA E:HDL F:数字系统设计方法答案: 【组合逻辑电路; 时序逻辑电路; 脉冲的产生与整形; FPGA; HDL; 数字系统设计方法】 8、问题:下列器件，属于数字器件的是（）。选项： A:门电路 B:存储电路 C:组合电路 D:时序电路 E:FPGA 答案: 【门电路; 存储电路; 组合电路; 时序电路; FPGA】 9、问题:模拟信号的特点，体现在（）。选项： A:不易于传输 B:不易于存储 C:不易于运算 D:功耗高答案: 【不易于传输; 不易于存储; 不易于运算】 10、问题:数字信号的特点，体现在（）。选项： A:抗干扰低 B:易于传输 C:易于存储 D:易于运算答案: 【易于传输; 易于存储; 易于运算】 11、问题:在时间上和幅值上都是连续的物理量称为数字信号选项： A:正确 B:错误答案: 【错误】 12、问题:在时间上和幅值上都是连续的物理量称为模拟信号选项： A:正确 B:错误答案: 【正确】 13、问题:模拟信号易于传输，不易于存储选项： A:正确 B:错误答案: 【错误】 14、问题:数字信号易于传输，易于运算选项： A:正确 B:错误答案: 【正确】 15、问题:数字信号可以用0和1表示选项： A:正确 B:错误答案: 【正确】 16、问题:数字信号的1比数字信号0大选项： A:正确 B:错误答案: 【错误】 17、问题:在现代电子技术中，用模数转换器能够实现模拟信号与数字信号相互转换。选项： A:正确 B:错误答案: 【正确】 18、问题:CPLD的英文是（）。答案: 【Complex Programmable Logic Device】 19、问题:FPGA的英文是（）。答案: 【Field Programmable Gate Array】 20、问题:信号是信息的（）。答案: 【载体】 21、问题:电子电路中的信号，包括模拟信号和（）。答案: 【数字信号】 22、问题:电子电路，包括模拟电路和（）。答案: 【数字电路】

【作业】第 1 讲绪论第 1 讲绪论-单元作业

1、问题:用你所学知识提出设计一款电子产品的设想，要求：（1）产品应用背景；（2）功能及原理；（3）用产品组成框图与文字加以描述。评分规则: 【主要考察学生的想象力与创造了，关键是想法与创意，不要太在意根据学生的框图是否能够实现。（1）产品应用背景（创意），30分；（2）功能与原理描述，20分。如果有创意、原理与框图描述合理，给满分50分；如果创意一般，原理与框图描述一般，给30分，其他情况酌情给分。】 2、问题:作为电子工程师进行电子产品设计时要考虑哪些问题？评分规则: 【建议从市场（10分）、效益（10分）、技术标准（10分）、道德（10分）、法律（10分）的角度进行评价。如果能够从市场、效益、技术标准、道德、法律角度合理描述给50分；如果描述一般或者不够全面，最多给30分。】

第2讲数制变换第2讲数制转换-单元测试

1、问题:将十进制小数转换为二进制数一般采用（）。选项： A:乘2取整法 B:乘10取整法 C: 乘2取余法 D: 乘10取余法答案: 【乘2取整法】 2、问题:将十进制数18转换成八进制是（）。选项： A:20 B:22 C:24 D:21 答案: 【22】 3、问题:任何一位十六进制数最少可以用（）二进制数来表示。选项： A:1 B:2 C:4 D:16 答案: 【4】 4、问题:用补码表示的有符号二进制数11010对应的十进制数是（）。选项： A:+10 B:-10 C:+6 D:-6 答案: 【-6】 5、问题:将二进制数(11001.11)B转换成十进制数是（）选项： A:25.75 B:19.75 C:25.6 D:20.75 答案: 【25.75】 6、问题:将二进制数(110 1101 1010)B转换成十六进制数是（）选项： A:EB2 B:9EA C:6DA D:6CA 答案: 【6DA】 7、问题:将二进制数(1101.101)B转换成八进制数是( ) 选项： A:15.625 B:15.5 C:15.25 D:15.75 答案: 【15.5】 8、问题:十进制数 –25的8位二进制补码表示为 (11100111)B，对吗？选项： A:正确 B:错误答案: 【正确】 9、问题:对于一个带符号的二进制数，其最高位表示符号位，其余部分表示数值位，所以一个用补码表示的4位带符号二进制数 1001表示的是十进制数 –1。对吗？选项： A:正确 B:错误答案: 【错误】 10、问题:将一个八进制数写成（783.64），对吗？选项： A:正确 B:错误答案: 【错误】 11、问题:8位无符号二进制数可以表示的最大十进制数为256。对吗？选项： A:正确 B:错误答案: 【错误】

【作业】第2讲数制变换第2讲数制转换-单元作业

1、问题:将二进制数转换成十进制、八进制、十六进制。1110101 评分规则: 【每对一个进制10分 (1110101)2 = ( 117 )10 =( 165 )8=( 75 )16 】 2、问题:把十进制数转换成二进制数、八进制和十六进制。29.5 评分规则: 【每对一个进制得10分( 29.5 )10= (11101.1)2 =(35.4 )8=( 1D.8 )16 】 3、问题:写出下列各数的原码、反码和补码。-10110 评分规则: 【每个机器码10分[X]原 = 110110；[X]反 = 101001；[X]补 = 101010；】 4、问题:已知[N]补=10111，求[N]原评分规则: 【 [N]原=11001 】

【作业】第3讲码制第3讲码制-单元作业

1、问题:试用8421码和格雷码分别表示。 (1010110)2 评分规则: 【每题对应8421和格雷码各10分，共20(1010110)2 =（1000 0110）8421(1010110)2 =（1111101）格雷码】 2、问题:将下列余3码转换成十进制数。（1）011010000011（2）01000101.1001 评分规则: 【（1）（0110 1000 0011）余3码 =（350）10（2）（0100 0101.1001）余3码 = （12.6）10 】 3、问题:完成下列代码之间的转换：（1）(1000100100010101.0101)8421=( )10；（2）(1010001110000111)余3=( )8421 评分规则: 【 (1000100100010101.0101)8421=( 8915.5 )10；(1010001110000111)余3=( 0111 0000 0101 0100 )8421 】 4、问题:对于存储在计算机中的一组数为 11001001判断能否表示为以下BCD码？如果能，表示的十进制数的数值为多少？（1）8421BCD （2）5421BCD （3）2421BCD （4）余3码评分规则: 【（1）不可以用8421BCD码表示（2）5421BCD 对应的十进制数值为96 （3）2421BCD对应的十进制数值为63 （4）余3码对应的十进制数值为 96 】

第3讲码制第3讲码制-单元测试

1、问题:十进制数25用8421BCD码表示为（）。选项： A: 00100101 B: 1001010 C: 10000101 D: 10101 答案: 【 00100101】 2、问题:将(01000101.1001)8421BCD转化成余三码的结果为（）选项： A:01000101.1100 B:01001000.1001 C:01111000.1100 D:01001000.1100 答案: 【01111000.1100】 3、问题:十进制5的4位循环码为（）选项： A:0101 B:1101 C:1110 D: 0111 答案: 【 0111】 4、问题:将十进制数69.75转换成二进制数和8421BCD的结果为（）选项： A:1000110.1100， 01101001. 1100 B:1010011.1101， 1101001. 111101 C:1000101.0011， 01101001.01110101 D: 1000101.1100， 01101001.01110101 答案: 【 1000101.1100， 01101001.01110101】 5、问题:十进制数895.7对应的余3码为（）选项： A:1000 1001 0110.1110 B: 1011 1100 1000.1010 C:0001 1001 1010.1110 D: 1000 1001 1010.0111 答案: 【 1011 1100 1000.1010】 6、问题:符合汉明距离为1的编码是( )。选项： A:8421BCD码 B: 余3码 C: 格雷码 D: 2421BCD码答案: 【格雷码】 7、问题:下列编码中，属BCD编码的是（）。选项： A:8421BCD码 B: 余3码 C: 格雷码 D: 2421BCD码答案: 【8421BCD码 ; 余3码 ; 2421BCD码】 8、问题:下面属于可靠性编码是( ) 。选项： A:8421BCD码 B: 余3码 C: 格雷码 D:奇偶校验码答案: 【格雷码 ; 奇偶校验码】 9、问题:和二进制数(10011)2等值数是( ) 选项： A:19 B: (23)8 C: (00011001)8421 D: (01001100)余3码答案: 【19; (23)8 ; (00011001)8421 ; (01001100)余3码】 10、问题:下列编码中，属于有权码的是( )。选项： A:8421BCD码 B: 余3码 C: 5421BCD码 D: 2421BCD码答案: 【8421BCD码 ; 5421BCD码 ; 2421BCD码】 11、问题:奇偶校验码只能发现错误，不能纠正错误。选项： A:正确 B:错误答案: 【正确】 12、问题:余3码不是BCD码选项： A:正确 B:错误答案: 【错误】 13、问题:有一数码10010101，作为8421BCD码时，它相当于十进制数__。答案: 【95】

第 5 讲逻辑函数的代数法化简第 5 讲逻辑函数的代数法化简–单元测验

1、问题:代数法化简逻辑函数的表达式，通常是（）选项： A:与或式 B:与或非 C:与非 D:或与非答案: 【与或式】 2、问题:代数法化简

添加图片注释，不超过 140 字（可选）

选项： A:

添加图片注释，不超过 140 字（可选）

答案: 【

添加图片注释，不超过 140 字（可选）

】 3、问题:化简逻辑函数

添加图片注释，不超过 140 字（可选）

选项： A:

添加图片注释，不超过 140 字（可选）

答案: 【

添加图片注释，不超过 140 字（可选）

】 4、问题:化简函数

添加图片注释，不超过 140 字（可选）

选项： A:

添加图片注释，不超过 140 字（可选）

答案: 【

添加图片注释，不超过 140 字（可选）

】 5、问题:证明两个逻辑函数相等的方法（）选项： A:通过分别计算两个逻辑函数真值表相同的方法； B:通过分别化出两个函数的最简式相同来判断 C:通过分别画出两个逻辑函数的逻辑图相同来判断 D:在输入变量全部组合顺序相同的情况下，通过分别画出两个输出波形的输出值相同来判断答案: 【通过分别计算两个逻辑函数真值表相同的方法；; 在输入变量全部组合顺序相同的情况下，通过分别画出两个输出波形的输出值相同来判断】 6、问题:函数的基本表达形式是（）选项： A:与或式 B:与非-与非式 C:或与式 D:或非-或非式答案: 【与或式; 或与式】 7、问题:逻辑函数的与或式一定是最简式选项： A:正确 B:错误答案: 【错误】 8、问题:逻辑函数的最简式一定是与或式选项： A:正确 B:错误答案: 【正确】 9、问题:逻辑函数的基本表达形式是与或式、或与式。选项： A:正确 B:错误答案: 【正确】 10、问题:

添加图片注释，不超过 140 字（可选）

答案: 【1】 11、问题:

添加图片注释，不超过 140 字（可选）

答案: 【0】

【作业】第 5 讲逻辑函数的代数法化简第 5 讲逻辑函数的代数法化简–单元作业

1、问题:将逻辑函数

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

分别变换成与或式、与非-与非式、与或非式、或与式、或非-或非式评分规则: 【与或式10分、与非-与非式10分、与或非式10分、或与式10分、或非-或非式10分。注意对每个式子进行标注，并且要有过程，否则不能得分。

添加图片注释，不超过 140 字（可选）

】 2、问题:将

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

化为最简的与或式评分规则: 【（1）参考答案

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

，50分。（2）最简式的形式有可能不一样，但是只要满足最简式条件就可以。（3）答案要有过程，否则要扣分。】

【作业】第 4 讲逻辑代数基本运算规则第 4 讲逻辑代数基本运算规则–单元作业

1、问题:利用反演规则、对偶规则写出

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

的反函数、对偶函数。评分规则: 【反函数20分，对偶函数20分。注意对写出的结果不能变换。

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

】 2、问题:已知函数

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

,试分别用真值表、卡诺图、逻辑图（基本逻辑门）表示。评分规则: 【真值表（20分）、卡诺图（20分）、逻辑图（20分）。其它给分视答题情况定

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

】

第 4 讲逻辑代数基本运算规则第 4 讲逻辑代数基本运算规则–单元测验

1、问题:下列不属于基本逻辑关系是（）选项： A:与逻辑 B:或逻辑 C:非逻辑 D:异或逻辑答案: 【异或逻辑】 2、问题:逻辑函数的变量不可以表示（）选项： A:电压的高与低状态 B:真与美 C:开关的导通与断开 D:男与女答案: 【真与美】 3、问题:描述逻辑函数关系的形式有（）选项： A:表达式 B:逻辑图 C:真值表 D:波形图答案: 【表达式; 逻辑图; 真值表; 波形图】 4、问题:与

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

相等的有（）选项： A:

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

答案: 【

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

;

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

;

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

】 5、问题:与逻辑、或逻辑、非逻辑是基本的逻辑关系选项： A:正确 B:错误答案: 【正确】 6、问题:与或非、与非、异或非是复合逻辑关系选项： A:正确 B:错误答案: 【正确】 7、问题:

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

选项： A:正确 B:错误答案: 【正确】 8、问题:复合逻辑关系包括与或非·、与非·、或非、非等逻辑关系选项： A:正确 B:错误答案: 【错误】 9、问题:

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

答案: 【1】 10、问题:

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

答案: 【1】

【作业】第 6 讲逻辑函数的卡诺图化简第 6 讲逻辑函数的卡诺图化简–单元作业

小提示:本节包含奇怪的同名章节内容 1、问题:将下列函数展为最小项之和

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

评分规则: 【 F=Σm(0,1,2,3,6,10,12,13,14,15)写出最后最小项表达式10分，中间步骤酌情扣分】 2、问题:用卡诺图将下列函数化为最简”与或”表达式 F(A,B,C)=∑m(0,1,2,4,5,7) 评分规则: 【 1、填写卡诺图（8分）

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

2、画卡诺圈（6分）

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

3、写最简与或表达式（6分）

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

】 3、问题: 用卡诺图将下列函数化为最简”与或”表达式F(A,B,C,D)=∑m(0,2,3,5,7,8,10,11)+∑d(14,15) 评分规则: 【

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

1、填写卡诺图10分2、画卡诺圈10分3、最简与或表达式10分

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

】 4、问题:用卡诺图将下列函数化为最简”与或”表达式F(A,B,C,D)=∑m(0,1,2,5,6,7,8,9,13,14) 评分规则: 【

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

1、填写卡诺图10分2、画卡诺圈10分3、写最简表达式10分(还有一个答案）F=

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

】 5、问题:用卡诺图将下列函数化为最简”与或”表达式F(A,B,C,D)=∑m(0,1,3,5,6,7,8,9,13,14) 评分规则: 【

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

1、填写卡诺图10分2、画卡诺圈10分3、写最简表达式10分(还有一个答案）F=

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

】

【作业】第 7 讲逻辑门基础第 7 讲逻辑门基础–单元作业

1、问题:已知输入信号A、B的波形和输出Y1、Y2、Y3、Y4的波形如图所示，试判断各为哪种逻辑门，并画出相应逻辑门图符号,写出相应逻辑表达式。评分规则: 【 Y1、Y2、Y3、Y4各为哪种逻辑门（每个15分，共60分），并画出相应逻辑门图符号,写出相应逻辑表达式（每个10分，共40分,逻辑符号和表达式有一个不对，不给分；逻辑门回答正确，该部分才能参与评分）。

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

】

第 7 讲逻辑门基础第 7 讲逻辑门基础–单元测试

1、问题:具有“有1出0、全0出1”功能的逻辑门是（）。选项： A:与非门 B:或非门 C:异或门 D:同或门答案: 【或非门】 2、问题:具有“有0出1、全1出0”功能的逻辑门电路是（）。选项： A:或非门 B:与非门 C:与门 D:或门答案: 【与非门】 3、问题:一个四输入的与非门，使其输出为0的输入变量取值组合有（）种。选项： A:15 B:1 C:3 D:7 答案: 【1】 4、问题:一个两输入端的门电路，当输入为1 0时，输出不是1的门电路为（）。选项： A:与非门 B:或门 C:或非门 D:异或门答案: 【或非门】 5、问题:基本逻辑门电路有（）。选项： A:与门 B:或门 C:非门 D:与或非门答案: 【与门; 或门; 非门】 6、问题:属于复合逻辑门电路的是（）。选项： A:与或非 B:异或门 C:与门 D:与非门答案: 【与或非; 异或门; 与非门】 7、问题:所有的集成逻辑门，其输入端子均为两个或两个以上。选项： A:正确 B:错误答案: 【错误】 8、问题:利用与门、或门、非门可以构成复合门。选项： A:正确 B:错误答案: 【正确】 9、问题:逻辑门电路是数字逻辑电路中的最基本单元。选项： A:正确 B:错误答案: 【正确】 10、问题:一个四输入的与非门，使其输出为1的输入变量取值组合有15种。选项： A:正确 B:错误答案: 【正确】 11、问题:如果需要实现

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

逻辑关系，需要（）个2输入与门、一个2输入或门和一个非门组成答案: 【(以下答案任选其一都对)2; 两】 12、问题:能够实现“有1出0、全0出1”功能的门电路是（）门。答案: 【或非】

【作业】第 9 讲 MOS集成门电路第 9 讲 MOS集成门电路–单元作业

1、问题:如图所示CMOS电路，已知各输入波形A、B、C如图(b)所示，R=10kW，请画出F端的波形。评分规则: 【写出表达式（2种情况，每种15分，共30分），波形图（20分，错一个状态不给分。表达式不对不给分）。

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

】 2、问题:由CMOS传输门和反相器构成的电路如图所示，试画出在图(b)波形作用下的输出UO的波形（UI1=10V UI2=5V）。评分规则: 【输出波形与输入波形对应5种情况，每种10分，共50分。

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

】

【作业】第 8 讲 TTL集成门电路第 8 讲 TTL集成门电路–单元作业

1、问题:要实现图中各TTL门电路输出端所示的逻辑关系，各门电路的接法是否正确？如不正确，请予更正。评分规则: 【判断4个电路接法是否正确（每个5分，共20分），错的电路需要修改（每个10分，共30分，只有3个需要修改），判断正确再检查电路修改是否正确。

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

】 2、问题:电路如图（a）所示，其输入变量的波形如图（b）所示。试判断图中发光二极管在哪些时段会亮。评分规则: 【（1）正确写出表达式10分；（2）输入16种代码，得到对应输出电平（对应每种情况2分，共32分）；（3）判断二极管点亮的时间段（每段4分，共8分，）；（4）表达式不正确后面不给分。

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

】

第 9 讲 MOS集成门电路第 9 讲 MOS集成门电路–单元测试

1、问题:集成CMOS与非门多余输入端可以接（）。选项： A:电源正端 B:电源地 C:通过电阻接地 D:悬空答案: 【电源正端】 2、问题:CMOS电路的电源电压范围较大，大约在（）。选项： A:－5V~＋5V B:3~18V C:5~15V D:＋5V 答案: 【3~18V】 3、问题:CMOS集成电路包含（）管。选项： A:PMOS B:MOS C:TTL D:NMOS 答案: 【PMOS; NMOS】 4、问题:CMOS集成电路与TTL集成电路相比，具有（）优点。选项： A:工作电压范围宽 B:功耗低 C:带负载能力强 D:速度快 E:抗干扰能力强答案: 【工作电压范围宽; 功耗低; 带负载能力强; 抗干扰能力强】 5、问题:集成CMOS或非门电路多余输入端应该（）。选项： A:低电平 B:高电平 C:通过1K电阻接地 D:通过1K电阻接电源正答案: 【低电平; 通过1K电阻接地】 6、问题:TTL和CMOS两种集成电路与非门，其闲置输入端都可以悬空处理选项： A:正确 B:错误答案: 【错误】 7、问题:CMOS电路的带负载能力和抗干扰能力均比TTL电路强选项： A:正确 B:错误答案: 【正确】 8、问题:集成CMOS电路的多余输入端可以悬空，相当于接高电平。选项： A:正确 B:错误答案: 【错误】 9、问题:集成CMOS与门电路多余输入端应该接（）电平。答案: 【高】 10、问题:CMOS集成电路与TTL集成电路相比，最突出的优点是（）。答案: 【(以下答案任选其一都对)低功耗; 功耗低】

第 8 讲 TTL集成门电路第 8 讲 TTL集成门电路–单元测验

1、问题:TTL电路的电源电压为（）V。选项： A:－5V~＋5V B:3~18V C:5~15V D:＋5V 答案: 【＋5V】 2、问题:若将一个TTL异或门当做反相器使用，则异或门的A和B输入端应：（）。选项： A:B输入端接高电平，A输入端做为反相器输入端 B:B输入端接低电平，A输入端做为反相器输入端 C:A、B两个输入端并联，做为反相器的输入端 D:不能实现答案: 【B输入端接高电平，A输入端做为反相器输入端】 3、问题:（）的输出端可以直接并接在一起，实现“线与”逻辑功能。选项： A:TTL与非门 B:三态门 C:OC门 D:异或门答案: 【OC门】 4、问题:（）在计算机系统中得到了广泛的应用，其中一个重要用途是构成数据总线。选项： A:三态门 B:TTL与非门 C:异或门 D:OC门答案: 【三态门】 5、问题:OC门能够实现（）功能选项： A:线与 B:电平转换 C:降低功耗 D:提高速度答案: 【线与; 电平转换】 6、问题:TTL OC门可以实现“线与”逻辑功能选项： A:正确 B:错误答案: 【正确】 7、问题:TTL集成电路与非门，其闲置输入端不可以悬空处理。选项： A:正确 B:错误答案: 【错误】 8、问题:74LS 系列产品是TTL集成电路的主流，应用最为广泛。选项： A:正确 B:错误答案: 【正确】 9、问题:74LS系列集成电路属于TTL型。选项： A:正确 B:错误答案: 【正确】 10、问题:OC门可以不仅能够实现“总线”结构，还可构成与或非逻辑。选项： A:正确 B:错误答案: 【正确】 11、问题:TTL电路的带负载能力用扇出系数来表示，扇出系数表示集成电路带门电路的个数多少。选项： A:正确 B:错误答案: 【错误】 12、问题:集成电极开路的TTL与非门又称为（）门。答案: 【OC】【作业】第10讲组合电路的分析与设计方法组合逻辑电路的分析与设计方法-单元作业 1、问题:用与非门设计四变量的多数表决电路，当输入变量A、B、C、D有3个或3个以上为1时输出为1，输入为其他状态时输出为0。评分规则: 【 1、真值表如下：20分

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

2、函数表达式为： 10分

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

3、逻辑图为：20分

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

】 2、问题:写出下图的逻辑函数式，并化简为最简与或式。

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

评分规则: 【 Y1表达式20分(写成10分，化简结果10分）

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

Y2表达式30分（每步10分）

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

】第10讲组合电路的分析与设计方法组合逻辑电路的分析与设计方法- 单元测验 1、问题:用与非门和非门设计一个三位的偶校验器，即当三位数中有偶数个1时输出为1，否则为0。设三个输入分别为A、B、C，输出为F，则输出信号F的表达式为（）。选项： A:

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

答案: 【

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

】 2、问题:关于下面图示电路的功能，描述正确的是（）。

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

选项： A:输入变量ABC中只要有1个变量取值为1，输出为1。 B:输入变量ABC中只要有2个或2个以上的变量取值为0，输出为1。 C:输入变量ABC中只要有2个或2个以上的变量取值相同，输出为1。 D:当输入变量ABC中3个变量的取值相同，输出为1。答案: 【当输入变量ABC中3个变量的取值相同，输出为1。】 3、问题:对于下图所示电路，如果改用异或门实现该电路功能，至少需要（）个2输入的异或门。

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

选项： A:1 B:2 C:3 D:4 答案: 【2】 4、问题:对应逻辑电路可能产生险象的表达式是（）选项： A:

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

答案: 【

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

】 5、问题:下图所示组合逻辑电路，其功能是（）。

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

选项： A:8421码转余3码 B:8421码转2421码 C:二进制码转格雷码 D:二进制码转8421码答案: 【8421码转余3码】 6、问题:如图所示电路中，Y(A,B,C,D)的最小项表达式是（）。

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

选项： A:Y=Σm(1,2,3,4) B:Y=Σm(0,1,2,3,4) C:Y=Σm(5,6,7) D:Y=Σm(3,5,6,7) 答案: 【Y=Σm(5,6,7)】 7、问题:TTL电路下图所示，输出能够实现

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

的电路是（）。

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

选项： A:A（上拉电阻合适） B:B C:C D:D E:E 答案: 【A（上拉电阻合适）】 8、问题:组合逻辑电路输出和输入的关系可用（）表示。选项： A: 真值表 B: 状态表 C: 状态图 D: 逻辑表达式答案: 【真值表 ; 逻辑表达式】 9、问题:函数

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

，当变量的取值为时，将出现冒险现象。选项： A:B=C=1 B:B=C=0 C:A=1，C=0 D:A=0，B=0 答案: 【B=C=1 ; A=1，C=0; A=0，B=0】 10、问题:下列哪些是组合逻辑电路设计的步骤？（）选项： A:根据所选择的门类型，变换并化简逻辑表达式 B:列出逻辑函数表达式 C:按照工程实际要求，列出电路真值表 D:画出逻辑电路答案: 【根据所选择的门类型，变换并化简逻辑表达式; 列出逻辑函数表达式; 按照工程实际要求，列出电路真值表; 画出逻辑电路】 11、问题:常用的消除组合逻辑电路中竞争冒险的方法有三种：发现并消除可能出现的互补变量运算、增加选通控制信号和使用滤波电路。（）选项： A:正确 B:错误答案: 【正确】 12、问题:组合逻辑电路通常由逻辑门和触发器组合而成。（）选项： A:正确 B:错误答案: 【错误】 13、问题:由逻辑门构成的电路是组合逻辑电路。选项： A:正确 B:错误答案: 【错误】 14、问题:组合逻辑电路在任意时刻的稳定输出信号取决于。答案: 【该时刻的输入信号】 15、问题:组合逻辑电路的输出只与当时的状态有关，而与电路的输入状态无关。它的基本单元电路是。（答案之间以逗号分开）答案: 【(以下答案任选其一都对)输入，原来，逻辑门; 输入，原来，门电路】第11讲编码器编码器-单元测验 1、问题:10线-4线优先编码器74LS147是高位优先编码电路（

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

优先级最高），74LS147正常工作时，若输入信号

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

，则输出

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

为（）。选项： A:0110 B:1001 C:1111 D:0000 答案: 【1111】 2、问题:设计一个对1000个符号进行二进制编码，则至少要（）位二进制数码。选项： A:3 B:10 C:1000 D:11 答案: 【10】 3、问题:8线—3线优先编码器的输入为

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

，当优先级别最高的

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

有效时，其输出

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

的值是。选项： A:111 B:000 C:010 D:101 答案: 【000】 4、问题: 电路在任何时刻只能有一个输入端有效。选项： A: 二进制译码器 B: 普通二进制编码器 C: 七段显示译码器 D: 优先编码器答案: 【普通二进制编码器】 5、问题:对于8线-3线优先编码器,下面说法正确的是( )。选项： A:有8根输入线，3根输出线 B:有8根输入线，8根输出线 C:有3根输入线，3根输出线 D:有3根输入线，8根输出线答案: 【有8根输入线，3根输出线】 6、问题:8线－3线优先编码器74LS148接通电源后，其选通输出端输出低电平，则其原因可能是（）选项： A:电源有问题 B:无有效编码输入 C:选通输入端没有接地 D:扩展端没有接高电平答案: 【无有效编码输入】 7、问题:8线－3线优先编码器74LS148接通电源后，无论编码输入怎样变化，所有输出均被封锁在高电平，则其原因可能是：（）选项： A:电源有问题 B:编码输入无效 C:选通输入端没有接地 D:扩展端没有接地答案: 【选通输入端没有接地】 8、问题:普通编码器的2个或2个以上的输入同时为有效信号时，输出将出现错误编码。（）选项： A:正确 B:错误答案: 【正确】 9、问题:当2个或2个以上的输入同时为有效信号时，优先编码器将只对优先级别高的输入进行编码。（）选项： A:正确 B:错误答案: 【正确】 10、问题:编码器在任何时刻只能对一个输入信号进行编码。（）选项： A:正确 B:错误答案: 【正确】 11、问题:8线－3线优先编码器74LS148接通电源后，若编码信号输入从

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

依次为01000101，则其编码输出为。答案: 【001】 12、问题:优先编码器的特点是允许同时输入多个编码信号，但只对其中的信号进行编码。答案: 【(以下答案任选其一都对)优先级别最高; 优先级最高; 优先权最高; 优先级别高】【作业】第11讲编码器编码器-单元作业 1、问题:8线－3线优先编码器74LS148接成下图所示电路，分析电路实现功能

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

评分规则: 【每行真值表4分，共40分，功能10分（答出优先编码器给5分）

功能：10线-4线8421BCD码优先编码器】 2、问题:试用74HC147设计键盘编码电路键盘编码电路，十个按键

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

分别对应十进制数0~9，编码器的输出ABCD为8421BCD码。要求：按键9的优先级别最高，并且有GS工作状态标志，以说明按键没有按键按下和按键0按下两种情况。

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

评分规则: 【输入定义5分，输出定义为5分，真值表20分（错一个扣5分，扣完为止），电路图输入表示5分，GS输出10分，ABCD的输出10分（错一个扣5分，扣完为止）

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

表示十个按键，分别表示十进制数里面的9，编码器的输出为A、B、C、D，工作状态标志GS，有按键按下为1，没有按键按下为0.真值表如下：

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

电路图：

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

】【作业】第12讲译码器译码器-单元作业 1、问题: 3线-8线译码器74LS138及门电路组成的组合逻辑电路如题下图所示。其中，输入信号

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

为地址线。试写成译码器各位输出所实现的地址

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

评分规则: 【

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

输出地址每个正确10分，其余

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

输出地址正确5分。

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

】 2、问题:已知一组合逻辑电路，输入A、B、C波形和输出F1、F2的波形如图所示（输入波形按此规律周期性变化），列出该电路的真值表，写出F1、F2最小项输出表达式，用74LS138实现该电路。

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

评分规则: 【写出真值表（F1（F2）每个输出错一个扣5分，错两个扣10，共20分），F1、F2输出表达式（每个5分），电路图（地址端5分，使能5分，两个输出各5分，共20分）

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

】第12讲译码器译码器-单元测验 1、问题:已知74LS138译码器的输入三个使能端

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

，地址码A2A1A0=011时，则输出 Y7 ～Y0是( ) 。选项： A:11111101 B:10111111 C: 11110111 D: 11111111 答案: 【 11110111 】 2、问题:一个译码器若有100个译码输出端，则译码器地址输入端至少有（）个。选项： A:100 B:6 C:7 D:8 答案: 【7】 3、问题:用3-8线译码器74HC138可以构成6-64线译码器，需要（）片74HC138。选项： A:10 B:9 C:8 D:7 答案: 【9】 4、问题:4位输入的二进制译码器，其输出应有（）位。选项： A:1 B:4 C:8 D:16 答案: 【16】 5、问题:假设一低电平输出有效的四位二进制译码器的输入和输出信号分别为ABCD和

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

,该译码器正常工作时，若ABCD=0110，则输出

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

=（）选项： A:Z B:0 C:1 D:X 答案: 【1】 6、问题:多路数据分配器可以直接由（）来实现。选项： A:编码器 B:多路数据选择器 C:译码器 D:多位加法器答案: 【译码器】 7、问题:4线-10线译码器输出状态只有F2=0，其余输出端都为1，则它的输入状态应取（）选项： A:1000 B:0100 C:0010 D:0001 答案: 【0010】 8、问题:下列芯片属于译码器的芯片是（）选项： A:74LS148 B:74LS138 C:74LS48 D:74LS42 答案: 【74LS138; 74LS48; 74LS42】 9、问题:下列可以作为数据分配器的有（）。选项： A:74LS138 B:74LS48 C:74LS148 D:74LS139 答案: 【74LS138; 74LS139】 10、问题:译码器实现组合逻辑函数时，依据的是逻辑函数的最简与或表达式。（）选项： A:正确 B:错误答案: 【错误】 11、问题:一个n位的二进制译码器有

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

个输出端。（）选项： A:正确 B:错误答案: 【正确】 12、问题:译码器，顾名思义就是把高低电平信号翻译成二进制代码。选项： A:正确 B:错误答案: 【错误】 13、问题:判断实现函数

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

图示电路接法的对错。

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

选项： A:正确 B:错误答案: 【错误】 14、问题:二进制译码器的每一个输出信号就是输入变量的一个最小项。（）选项： A:正确 B:错误答案: 【正确】 15、问题: 是编码的逆过程。答案: 【译码】 16、问题:用译码器来实现计算机输入/输出接口地址译码电路时，若所采用的译码器有3位地址码，则最多能控制台输入/输出设备。答案: 【8】【作业】第15讲数值比较器第15讲数值比较器-单元作业 1、问题:试用数值比较器74LS85和必要的逻辑门设计一个余3码有效监测电路，当输入为余3码时，输出为1，否则为0。评分规则: 【余3码范围是0011~1100，在这里用两片74LS85和一个或非门实现

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

或非门（10分），74LS85（1）A数余3码，B数1100，级联端001，用F(A>B)输出端各5分，共20，，74LS85（2）A数余3码，B数0011，级联端001，用F(A<B)输出端各5分，共20，】 2、问题:用3片4位数值比较器74LS85组成的12位数值比较器的接线图。（用并行比较法实现）评分规则: 【 85(1)芯片正确连线20分，级联端，数据端错一个扣5分，扣完为止；85(2)和85（3）芯片每个正确连线15分共30分，级联端，数据端错一个扣5分，扣完为止。

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

】第15讲数值比较器第15讲数值比较器-单元测验 1、问题:采用4位比较器74LS85对两个四位二进制数进行比较时，先比较（）位。选项： A:次高 B:最高 C:最低 D:次低答案: 【最高】 2、问题:分析下图所示的组合电路，输出函数表达式和电路的逻辑功能为（）

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

选项： A:

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

答案: 【

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

】 3、问题:用图(a)所示电路与图b所示集成四位数码比较器构成一个五位数码比较器，L、 Q、 G分别接到74LS85的串行输入端、、。

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

选项： A:A>B;A<B;A=B B:A<B;A>B;A=B C:A>B;A=B;A<B D:A<B;A=B;A>B 答案: 【A<B;A=B;A>B】 4、问题:欲设计一个8位数值比较器，需要（）位数据输入及3位输出信号。选项： A:16 B:12 C:10 D:8 答案: 【16】 5、问题:下列叙述错误的是：（）选项： A:数值比较器可以比较数字大小 B:译码器也可以当做数据分配器使用 C:编码器可分为普通编码器和优先编码器 D:实现两个一位二进制数相加的电路叫全加器答案: 【实现两个一位二进制数相加的电路叫全加器】 6、问题:74LS85为四位二进制数据比较器。如果只进行4位数据比较，那么三个级联输入端a<b，a>b，a=b应为：（）选项： A:a<b接地，a>b接地，a=b接地 B:a<b接高电平，a>b接高电平，a=b接高电平 C:a<b接高电平，a>b接高电平，a=b接地 D:a<b接地，a>b接地，a=b接高电平答案: 【a<b接地，a>b接地，a=b接高电平】 7、问题:用比较器的相等输出端，可以用于下列哪些功能应用（）选项： A:两组数小于的判断 B:数字电子锁 C:不相等条件的判断 D:不相等条件的判断答案: 【数字电子锁; 不相等条件的判断; 不相等条件的判断】 8、问题:在下列逻辑电路中，是组合逻辑电路的有（）选项： A:编码器 B:译码器 C:数值比较器 D:数据选择器答案: 【编码器; 译码器; 数值比较器; 数据选择器】 9、问题:下列（）从功能上说属于一对反操作。选项： A:译码器和编码器 B:译码器和数据选择器 C:译码器和数据分配器 D:数据选择器和数据分配器答案: 【译码器和编码器; 数据选择器和数据分配器】 10、问题:数值比较器一般仅能比较两个数值是否相等。选项： A:正确 B:错误答案: 【错误】 11、问题:数值比较器的串行级联扩展法结构简单，但运算速度通常比并联扩展方式低。选项： A:正确 B:错误答案: 【正确】 12、问题:数值比较器的扩展使用时，如需有较高的运算速度，则需采用扩展方式。答案: 【(以下答案任选其一都对)并行; 并联】 13、问题:采用并行连接的方式进行数值比较器的扩展时，其特点是：电路结构（），工作速度（）。（答案请用，隔开）答案: 【复杂，快】【作业】第14讲加法器第14讲加法器-单元作业 1、问题:请用742LS83设计实现一个可控余3码至8421BCD码和8421BCD码至余3码转换电路。当X=0时实现8421BCD码至余3码，X=1时实现余3码至8421BCD码。评分规则: 【 X=0,8421BCD到余3码转换，相当于8421BCD加3，也就是+0011；X=1,余3码到8421BCD转换，相当于余3码减3，也就是+（1100+1），求补运算。

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

分析10分，电路图40分，（进位输入端接X，10分；非门接A0A1,10分；X接A2A3,10分，另外一个接输入代码5分，输出为所求代码5分）】 2、问题:由4位加法器74LS283构成的逻辑电路如图所示，M和N为控制端，试分析该电路功能。

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

评分规则: 【 B数的表达式为

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

，分值10分，错一个扣5分；MN=00，

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

，输出结果相当于S=I+0;MN=01,

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

,输出结果相当于S=I+2；MN=10,

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

,输出结果相当于S=I+3;MN=11,

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

,输出结果相当于S=I+5.MN=00~11时每个B数数值5分，S的表达式5分，共40分】第14讲加法器第14讲加法器-单元测验小提示:本节包含奇怪的同名章节内容 1、问题:某组合逻辑电路的输入（A、B、C）输出波形（X、Y）如下图所示，则其逻辑功能是（）

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

选项： A:编码器 B:半加器 C:全加器 D:译码器答案: 【全加器】 2、问题:四位超前进位加法器74LS283提高了工作速度，原因在于（）选项： A:各位的进位是依次传递的 B:它是四位串行进位加法器 C:内部具有四个全加器 D:各位的进位是同时传递的答案: 【各位的进位是同时传递的】 3、问题:下图所示为2个4位二进制数相加的串接全加器逻辑电路图，运算后的CoS3S2S1S0结果是（）

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

选项： A:11000 B:11001 C:10110 D:10101 答案: 【11000】 4、问题:半加器的进位输出端与输入端的逻辑关系是（）选项： A:与非 B:或非 C:与 D:异或答案: 【与】 5、问题:在下列逻辑电路中，不是组合逻辑电路的有（）选项： A:译码器 B:编码器 C:全加器 D:计数器答案: 【计数器】 6、问题:串行加法器的进位信号采用（　）传递，并行加法器的进位信号采用（　）传递选项： A:超前，逐位 B:逐位，超前 C:逐位，逐位 D:超前，超前答案: 【逐位，超前】 7、问题:用n个一位全加器串接起来，构成的n位加法器的优、缺点是（）选项： A:电路简单，运行速度快 B:电路复杂，运行速度快 C:电路简单，运行速度慢 D:电路复杂，运行速度慢答案: 【电路简单，运行速度慢】 8、问题:利用四位二进制加法器74LS283可以实现 ( )的逻辑功能。选项： A:加法 B:减法 C:8421BCD码转换为余3码 D:余3码转换为8421BCD码答案: 【加法; 减法; 8421BCD码转换为余3码; 余3码转换为8421BCD码】 9、问题:下列哪些是加法器？（）选项： A:74LS183 B:74LS138 C:74LS283 D:74LS148 答案: 【74LS183; 74LS283】 10、问题:串行进位加法器的缺点是运算速度慢，优点是电路结构简单。超前进位加法器的优点是运算速度快，缺点是电路结构复杂。（）选项： A:正确 B:错误答案: 【正确】 11、问题:实现两个一位二进制数和来自低位的进位相加的电路叫全加器。（）选项： A:正确 B:错误答案: 【正确】 12、问题:加法器可以实现减法运算。（）选项： A:正确 B:错误答案: 【正确】 13、问题:四个全加器可以组成一个串行进位的四位数加法器（）选项： A:正确 B:错误答案: 【正确】 14、问题:两个二进制数之间的算术运算无论是加、减、乘、除，目前在数字计算机中都是化为若干步运算和移位进行的。答案: 【加法】 15、问题:由加法器构成的代码变换电路如下图所示。若输入信号b3、b2、b1、b0为8421BCD码，则输出端S3、S2、S1、S0是代码。

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

答案: 【余3码】 16、问题:利用四位二进制加法器74LS283可以实现 ( )的逻辑功能。选项： A:加法 B:减法 C:8421BCD码转换为余3码 D:余3码转换为8421BCD码答案: 【加法; 减法; 8421BCD码转换为余3码; 余3码转换为8421BCD码】第13讲分配器和选择器第13讲分配器和选择器-单元测验 1、问题:用四选一数据选择器实现函数

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

，应使（）。

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

选项： A:D0=D1=0,D2=D3=1 B:D0=D1=1,D2=D3=0 C:D0=D2=0,D1=D3=1 D:D0=D2=1,D1=D3=0 答案: 【D0=D2=0,D1=D3=1】 2、问题:多路数据分配器可以直接由（）来实现。选项： A:编码器 B:多路数据选择器 C:译码器 D:多位加法器答案: 【译码器】 3、问题:实现多输入、单输出逻辑函数,应选( )。选项： A:数据分配器 B:译码器 C:编码器 D:数据选择器答案: 【数据选择器】 4、问题:实现单输入、多输出逻辑函数,应选( )。选项： A:编码器 B:译码器 C:数据分配器 D:数据选择器答案: 【数据分配器】 5、问题:1路-4路数据分配器有( )。选项： A:四个数据输入端，两个选择控制端，一个数据输出端 B:四个数据输入端，一个选择控制端，一个数据输出端 C:一个数据输入端，两个选择控制端，四个数据输出端 D:一个数据输入端，一个选择控制端，四个数据输出端答案: 【一个数据输入端，两个选择控制端，四个数据输出端】 6、问题:已知用8选1数据选择器74LS151构成的逻辑电路如下图所示，则输出F的最简“与或”逻辑函数表达式是（）

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

选项： A:

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

B:F=

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

答案: 【F=

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

】 7、问题:以下电路中，加以适当辅助门电路，适于实现单输出组合逻辑电路。选项： A:二进制译码器 B:数据选择器 C:优先编码器 D:显示译码器答案: 【二进制译码器; 数据选择器】 8、问题:在下列逻辑电路中，属于组合逻辑电路的有。选项： A:译码器 B:编码器 C:寄存器 D:数据选择器答案: 【译码器 ; 编码器 ; 数据选择器】 9、问题:利用数据选择器可以实现数据分配器的功能。选项： A:正确 B:错误答案: 【错误】 10、问题: 数据选择器和数据分配器的功能正好相反，互为逆过程。选项： A:正确 B:错误答案: 【正确】 11、问题:数据选择器又称为多路选择器或多路开关电路，这种电路就相当于一个单刀单掷选择开关电路，当有控制信号时，该选择器处于接通状态，传输数据，相当于开关的接通状态。当没有控制信号时，该选择器处于断开状态，此时不能传输数据。选项： A:正确 B:错误答案: 【错误】 12、问题:数据选择器是在选择信号的作用下,从______中选择某一数据或一个数据作为输出的组合逻辑电路。答案: 【(以下答案任选其一都对)多个数据; 多路数据】 13、问题:只用4选1数据选择器扩展形成16选1数据选择器，需要个4选1数据选择器答案: 【5】 14、问题:一个32选1数据选择器有个地址输入信号答案: 【5】【作业】第13讲分配器和选择器第13讲分配器和选择器-单元作业 1、问题:设计由三个开关共同控制一盏灯的控制电路，当任何一个开关动作（由断开到闭合，或者由闭合到断开）时，灯的状态均要发生改变（由灭变亮，或者由亮变灭）。设开关闭合为1，断开为0，灯亮为1，灯灭为0；开关全断开时灯灭。要求列真值表、写出表达式，并用一个4选1数据选择器实现。

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

评分规则: 【变量赋值和真值表共20分（错一个扣5分，扣完为止），表达式10分，电路图30分（使能端5分，地址信号5分，四个数据端各5分）解：设开关为A,B,C, 闭合为1，断开为0，灯为F，灯亮为1，灯灭为0。

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

】 2、问题:设计一个4位自然二进制码（ABCD）判奇电路，当输入ABCD中1的个数为奇数时，输出为1，否则为0。用数据选择器74LS151实现电路功能。评分规则: 【真值表共20分（错一个扣5分，扣完为止），降维卡诺图10分，电路图30分（使能端5分，地址信号5分，数据端20分，错一个扣5分，扣完为止）

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

】【作业】第16讲基本RS触发器第16讲基本RS触发器-单元作业 1、问题:请画出由与非门和或非门构成的基本触发器结构评分规则: 【与非门构成的基本触发器

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

，可以文字回答，但需要描述清除连接器件和连接方式

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

或非门组成的基本触发器，可以文字回答，但需要描述清除连接器件和连接方式

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

】 2、问题:如何在结构上将与非门构成的基本触发器低电平有效的复位及置数端变为高电平有效的复位及置数端

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

评分规则: 【可以文字回答，但需要描述清除连接器件和连接方式】 3、问题:如何在结构上将或非门构成的基本触发器高电平有效的复位及置数端变为低电平有效的复位及置数端

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

评分规则: 【可以文字回答，但需要描述清除连接器件和连接方式】第17讲触发器电路结构及动作特点第17讲触发器电路结构及动作特点-单元测试 1、问题:仅具有置“0”和置“1”功能的触发器是（）。选项： A:基本RS 触发器 B:钟控RS 触发器 C:D 触发器 D:JK 触发器答案: 【D 触发器】 2、问题:由与非门组成的基本RS 触发器不允许输入的变量组合R S ⋅为（）选项： A:00 B:01 C:10 D:11 答案: 【00】 3、问题:触发器由门电路构成，但它不同门电路功能，主要特点是具有（）选项： A:翻转功能 B:保持功能 C:记忆功能 D:置0置1功能答案: 【记忆功能】 4、问题:下列触发器中有约束条件的是（）选项： A:基本RS触发器 B:边沿D触发器 C:主从JK触发器 D:T触发器答案: 【基本RS触发器】 5、问题:触发器的状态转换图如下，则它是：（）

选项： A:T触发器 B:SR触发器 C:JK触发器 D:D触发器答案: 【D触发器】 6、问题:采用主从结构的触发器,则触发方式为( ）选项： A:电平触发方式 B:脉冲触发方式 C:边沿触发方式 D:不确定答案: 【脉冲触发方式】 7、问题:设图中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（）图。选项： A:

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

答案: 【

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

】 8、问题:“空翻”是指（）选项： A:在时钟信号作用时，触发器的输出状态随输入信号的变化发生多次翻转 B:触发器的输出状态取决于输入信号 C:触发器的输出状态取决于时钟信号和输入信号 D:总是使输出改变状态答案: 【在时钟信号作用时，触发器的输出状态随输入信号的变化发生多次翻转】 9、问题:J=K=1时，JK触发器的时钟输入频率为120Hz，Q输出为（）选项： A:保持为高电平 B:保持为低电平 C:频率为60Hz的方波 D:频率为240Hz的方波答案: 【频率为60Hz的方波】 10、问题:6.触发器引入时钟脉冲的目的是（）选项： A:改变输出状态为高电平 B:改变输出状态 C:改变输出状态的时刻受时钟脉冲的控制 D:保持输出状态的稳定性答案: 【改变输出状态的时刻受时钟脉冲的控制】 11、问题:JK触发器在CP作用下，若J=K=0，则触发器置0（即复位）。选项： A:正确 B:错误答案: 【错误】 12、问题:按触发方式可以分为：电平触发、脉冲触发、（）触发。答案: 【边沿】第16讲基本RS触发器第16讲基本RS触发器-单元测试 1、问题:对于触发器和组合逻辑电路，以下（）的说法是正确的。选项： A:两者都有记忆能力 B:两者都无记忆能力 C:只有组合逻辑电路有记忆能力 D:只有触发器有记忆能力答案: 【只有触发器有记忆能力】 2、问题:用与非门构成的，输入信号高电平有效的基本RS触发器，当输入信号S= 0、R= 1 时，其逻辑功能为( ) 选项： A:置1 B:置0 C:保持 D:不定答案: 【置0】 3、问题:下列触发器中，输入信号直接控制输出状态的是（）选项： A:基本RS触发器 B:钟控RS触发器 C:主从JK触发器 D:维持阻塞D触发器答案: 【基本RS触发器】 4、问题:输入信号高电平有效的 RS触发器中，不允许的输入是（）选项： A:RS=00 B:RS=01 C:RS=10 D:RS=11 答案: 【RS=11】 5、问题:触发器有两个稳定状态，一个是现态，一个是次态。选项： A:正确 B:错误答案: 【错误】 6、问题:触发器有两个稳定状态，在外界输入信号的作用下，可以从一个稳定状态转变为另一个稳定状态。选项： A:正确 B:错误答案: 【正确】 7、问题:同一逻辑功能的触发器，其电路结构一定相同。选项： A:正确 B:错误答案: 【错误】 8、问题:触发器具有（）个稳定状态答案: 【(以下答案任选其一都对)2; 二; 两】 9、问题:在基本RS触发器中，输入端DR或/DR能使触发器处于( )状态答案: 【(以下答案任选其一都对)清零; 复位】 10、问题:在基本RS触发器中，输入端DS或/DS能使触发器处于( )状态答案: 【(以下答案任选其一都对)置数; 置1】【作业】第17讲触发器电路结构及动作特点第17讲触发器电路结构及动作特点-单元作业 1、问题:什么叫主从触发器的一次变化现象？评分规则: 【所谓主从JK触发器的一次翻转现象是在CP=1期间，不论输入信号J、K变化多少次，主触发器能且仅能翻转一次。】 2、问题:主从型触发器与维持阻塞型触发器对触发脉冲各有什么要求评分规则: 【主从JK触发器在百CP=1时，要求JK信号保持不变。但由于一次变化问题，主从JK触发器能接收干扰信号，度且把干扰记忆下来，造成误码动作，这是不希望的，解决的办法只有版减小CP=1的时间，但权这有可能造成状态的翻转的不稳定。(6分)边沿触发器只考虑触发脉冲的上升沿或下降沿(4分) 】第18讲触发器的逻辑功能描述及应用第18讲触发器的逻辑功能描述及应用-单元测验 1、问题:要使JK触发器的状态由0转为1，所加激励信号JK应为（）选项： A:0× B:1× C:×1 D:×0 答案: 【1×】 2、问题:对于D触发器，若CP脉冲到来前所加的激励信号D＝１，可以使触发器的状态（）选项： A:由0变0 B:由×变0 C:由1变0 D:由×变1 答案: 【由×变1】 3、问题:若基本触发器的初始输入为 R反为0，S反为 =1，当 R反由“0”→“1”且同时 S反由“1”→“0”时，触发器的状态变化为（）。选项： A:“0”→“1” B:“1”→“0” C:不变 D:不定答案: 【“0”→“1”】 4、问题:对于T触发器，当T=( )时，触发器处于保持状态。选项： A:0 B:1 C:0，1均可 D:以上都不对答案: 【0 】 5、问题:对于JK触发器，若J=K，则可完成（）触发器的逻辑功能。选项： A:RS B:D C:T D:T’ 答案: 【T】 6、问题:要使JK触发器在时钟作用下的次态与现态相反，JK端取值应为（）选项： A:00 B:01 C:10 D:11 答案: 【11】 7、问题:触发器的反转条件是由触发输入与时钟脉冲共同决定的。（）选项： A:正确 B:错误答案: 【正确】 8、问题:D触发器只有时钟脉冲上升沿有效的品种。选项： A:正确 B:错误答案: 【错误】 9、问题:同步RS触发器用在开关去抖中得到应用。选项： A:正确 B:错误答案: 【错误】 10、问题:同步触发器存在空翻现象，而边沿触发器和主从触发器克服了空翻。选项： A:正确 B:错误答案: 【正确】 11、问题:图中所示D触发器是上升沿触发器

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

选项： A:正确 B:错误答案: 【错误】【作业】第18讲触发器的逻辑功能描述及应用第18讲触发器的逻辑功能描述及应用-单元作业 1、问题:已知主从JK触发器J、K的波形如图所示，画出输出Q的波形图（设初始状态为0）

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

评分规则: 【

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

按6个下降沿开始的时钟周期计算得分，每个2分】 2、问题:已知同步D触发器的输入信号波形，画出输出Q端信号波形。

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

评分规则: 【

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

按6个时钟上升沿开始的每个周期检查输出状态，每个2分】第 19 讲时序逻辑电路的特点及描述方法第 19 讲时序逻辑电路的特点及描述方法-单元测试 1、问题:时序逻辑电路通常（）必不可少。选项： A:存储器 B:门电路 C:组合逻辑电路 D:与、或、非逻辑门电路答案: 【存储器】 2、问题:可以作为时序逻辑电路的存储电路是（）选项： A:触发器 B:加法器 C:比较器 D:译码器答案: 【触发器】 3、问题:时序逻辑电路的描述方法有（）选项： A:逻辑表达式 B:状态图 C:状态表 D:状态方程 E:时序图答案: 【逻辑表达式; 状态图; 状态表; 状态方程】 4、问题:时序电路的方程描述包括（）选项： A:输出方程 B:状态方程 C:驱动方程 D:代数方程答案: 【输出方程; 状态方程; 驱动方程】 5、问题:时序逻辑电路一定存在反馈支路选项： A:正确 B:错误答案: 【正确】 6、问题:存在反馈支路的组合逻辑电路一定是时序逻辑电路选项： A:正确 B:错误答案: 【错误】 7、问题:同步时序电路一定是莫尔（Moore）型电路选项： A:正确 B:错误答案: 【错误】 8、问题:描述时序逻辑电路的任意一种方法之间都可以相互转换选项： A:正确 B:错误答案: 【正确】 9、问题:时序逻辑电路的存储电路通常由（）组成答案: 【(以下答案任选其一都对)触发器; 触发器组】 10、问题:时序逻辑电路通过存储器实现（）功能答案: 【记忆】【作业】第 21 讲时序逻辑电路的设计第 21 讲时序逻辑电路的设计-单元作业 1、问题:试用JK触发器完成“111”序列检测器的设计。要有设计过程，提供状态化简、状态分配、激励函数和输出函数、自启动和逻辑图。评分规则: 【状态化简（10分）、状态分配（10分）、激励函数和输出函数（10分）、自启动（10分）和逻辑图（10分）。每个子项错一处扣5分，错2处不得分。

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

】 2、问题:用JK触发器设计一个五进制同步计数器，Q2Q1Q0状态转换关系参见附件。要有设计过程，提供状态表、状态分配、激励函数和输出函数、自启动和逻辑图。评分规则: 【状态表（10分）、状态方程（10分）、激励函数（含修改设计后）（10分）、自启动（10分）和逻辑图（10分）。每个子项错一处扣5分，错2处不得分。

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

】【作业】第 19 讲时序逻辑电路的特点及描述方法第 19 讲时序逻辑电路的特点及描述方法-单元作业 1、问题:已知时序逻辑电路的状态图，分别画出其状态表、时序图。评分规则: 【正确完成状态表50分，时序图50分。错一处扣10分，扣满50为止。

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

】【作业】第 20 讲时序逻辑电路的分析第 20 讲时序逻辑电路的分析-单元作业 1、问题:同步时序逻辑电路分析，要有驱动方程、状态方程、状态图、时序图和逻辑功能评分规则: 【异步时序逻辑电路分析，驱动方程（10分）、状态方程（10分）、状态图（10分）、时序图（10分）和逻辑功能（10分）。逻辑功能：该电路是一个同步模4可逆计数器。X为加/减控制信号，Z为借位输出。

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

】 2、问题:异步时序逻辑电路分析，要有时钟方程、状态方程、状态表、状态图和逻辑功能评分规则: 【时钟方程（10分）、状态方程（10分）、状态表（10分）、状态图（10分）和逻辑功能（10分）。没有过程不给分，每一小项错一处，扣5分，错2处本项不得分。

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

】第 21 讲时序逻辑电路的设计第 21 讲时序逻辑电路的设计-单元测试 1、问题:根据时序逻辑电路各个触发器接受（）信号的不同，分为同步时序逻辑电路和异步时序逻辑电路。选项： A:时钟脉冲控制 B:边沿信号 C:高电平 D:脉冲信号答案: 【时钟脉冲控制】 2、问题:时序逻辑电路中仅有存储电路输出时，构成的电路类型通常称为（）型时序逻辑电路。选项： A:米莱 B:莫尔型 C:同步时序电路 D:异步时序电路答案: 【莫尔型】 3、问题:三大方程是描述时序逻辑电路的方法，三大方程描述法是指（）选项： A:代数方程 B:驱动方程 C:状态方程 D:输出方程答案: 【驱动方程; 状态方程; 输出方程】 4、问题:三大图表也是描述时序逻辑电路的方法，三大图表描述法是指（）选项： A:状态表 B:状态图 C:逻辑图 D:真值表答案: 【状态表; 状态图; 逻辑图】 5、问题:状态编码就是十进制代码来表示状态数目选项： A:正确 B:错误答案: 【错误】 6、问题:状态化简就是消除冗余状态，求得最小化的状态表选项： A:正确 B:错误答案: 【正确】 7、问题:若某个时序逻辑电路不能自启动，则可以通过预置数将电路状态置成有效循环状态中。选项： A:正确 B:错误答案: 【正确】 8、问题:若某个时序逻辑电路不能自启动，通过修改逻辑设计加以解决。选项： A:正确 B:错误答案: 【正确】 9、问题:同步时序逻辑电路设计与（）互为可逆过程答案: 【同步时序逻辑电路分析】 10、问题:如果时序逻辑电路有8个状态，则至少需要（）位的二进制编码表示答案: 【3】第 20 讲时序逻辑电路的分析第 20 讲时序逻辑电路的分析-单元测试 1、问题:时序逻辑电路与组合逻辑电路的区别，主要在于（）选项： A:是否有门电路 B:是否有时钟 C:是否有存储电路 D:是否译码器答案: 【是否有存储电路】 2、问题:同步时序电路与异步时序电路的区别，在于（）选项： A:是否有反馈支路 B:是否有触发器 C:是否有外部时钟 D:外部时钟信号是否同时作用于触发器的时钟端答案: 【外部时钟信号是否同时作用于触发器的时钟端】 3、问题:异步时序电路的分析方法与异步时序电路分析方法的区别在于（）选项： A:考虑每个触发器的输出方程 B:考虑每个触发器的状态方程 C:考虑每个触发器是否是边沿触发器 D:考虑每个触发器的时钟方程答案: 【考虑每个触发器的时钟方程】 4、问题:时序逻辑电路与组合逻辑电路的本质区别在于（）选项： A:存储器 B:门电路 C:触发器 D:反馈支路答案: 【存储器; 触发器; 反馈支路】 5、问题:同步时序电路与异步时序电路相比，本质区别在于（）选项： A:触发器 B:外部时钟信号作用于所有触发器的时钟端 C:逻辑门 D:所有触发器状态的变化是同时进行的答案: 【外部时钟信号作用于所有触发器的时钟端; 所有触发器状态的变化是同时进行的】 6、问题:时序逻辑电路按照结构可以分为同步时序逻辑电路和异步时序逻辑电路选项： A:正确 B:错误答案: 【错误】 7、问题:时序逻辑电路中的基本单元电路是触发器选项： A:正确 B:错误答案: 【正确】 8、问题:时序逻辑电路的分析就是根据给定的时序逻辑电路，分析出该电路的逻辑功能选项： A:正确 B:错误答案: 【正确】 9、问题:时序逻辑电路主要有组合电路和（）组成答案: 【(以下答案任选其一都对)触发器; 存储器】 10、问题:异步时序电路分析方法与同步时序逻辑电路分析方法相比，需要考虑每个触发器（）方程答案: 【时钟】【作业】第 23 讲寄存器和移位寄存器第 23 节寄存器和移位寄存器-单元作业 1、问题:试用负边沿JK触发器和“与-或-非”门构成一个四位数码并行寄存和一个四位数码串行输入右移移位寄存器（在同一个电路中实现，可以增加控制端，要有解答过程）。评分规则: 【移位寄存器并行存储数据功能（10分，错1处扣5分，错2处不给分）、右移功能（20分，错1处扣5分，错2处不给分）、设计分析过程（20分，说明并行功能10分，右移功能10分）。

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

】 2、问题:如图所示，是一个实现串行加法的电路图，被加数11011及加数10111已分别存入二个五位被加数和加数移位寄存器中。试分析并画出在六个时钟脉冲作用下全加器输出Si端、进位触发器Q端以及和数移位寄存器中左边第一位寄存单元的输出波形(要求时间一一对应)。评分规则: 【全加器输出Si端波形（15分，，错1处扣5分，错2处不给分）、进位触发器Q端波形（15分，错1处扣5分，错2处不给分）以及和数移位寄存器中左边第一位寄存单元的输出波形（20分，错1处扣5分，错2处不给分）。

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

】【作业】第 22 讲计数器第 22 讲计数器-单元作业 1、问题:用74LS163分别用复位法、置0法、置最大数法和CO置最小数法来设计模为6计数器，并列出有效计数状态表。评分规则: 【复位法（10分）、置0法（10分）、置最大数法（10分）和CO置最小数法（10分）（以上每个子项错一处扣分，错2处不给分），有效计数状态表（20分，每个5分，每个子项错1处扣3分，错2处不给分）。

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

】 2、问题:用D触发器设计一个模七同步加法计数器。其Q2Q1Q0状态变化从000-001-010-011-100-101-110。要求有状态表、驱动方程、状态方程、自启动检查、逻辑图。评分规则: 【状态表（10分）、驱动方程（10分）、自启动检查（10分）、逻辑图（10分）。每个子项错1处扣2分，错2个不给分。

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

】第 22 讲计数器第 22 讲计数器-单元测试 1、问题:N位二进制计数器需要（）个触发器组成。选项： A:N B:N-1 C:

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

答案: 【N】 2、问题:N位二进制计数器的模为（）。选项： A:

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

C:N D:

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

答案: 【

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

】 3、问题:计数器按照计数增减趋势分为（）。选项： A:加计数器 B:减计数器 C:可逆计数器 D:同步计数器 E:异步计数器答案: 【加计数器; 减计数器; 可逆计数器】 4、问题:集成异步二进制计数器74293内部有4个触发器组成，能够实现（）进制计数器。选项： A:二进制计数器 B:八进制计数器 C:十六进制计数器 D:二进制计数器答案: 【二进制计数器; 八进制计数器; 十六进制计数器】 5、问题:同步十进制计数器与异步十进制计数器的区别在于前者触发器状态的翻转是同时发生的。选项： A:正确 B:错误答案: 【正确】 6、问题:同步清零端就是在清零端有效时不需要有效脉冲配合。选项： A:正确 B:错误答案: 【错误】 7、问题:要求设计的任意进制计数器的模小于所用计数器芯片的计数器的模。选项： A:正确 B:错误答案: 【错误】 8、问题:集成同步十进制计数器74160一定具有自启动能力。选项： A:正确 B:错误答案: 【正确】 9、问题:4位二进制计数器实现（）进制计数器。答案: 【16】 10、问题:1KHz脉冲信号输给100进制计数器，得到频率为（）Hz脉冲信号。答案: 【10】第 23 讲寄存器和移位寄存器第 23 节寄存器和移位寄存器-单元测验 1、问题:用4位移位寄存器构成环形计数器时，共有（）个有效状态选项： A:2 B:4 C:8 D:16 答案: 【4】 2、问题:用4位移位寄存器构成扭环形计数器时，共有（）个有效状态选项： A:4 B:6 C:8 D:16 答案: 【8】 3、问题:74LS194具有如下功能（）选项： A:左移 B:右移 C:并行置数 D:数据清零 E:数据保持答案: 【左移; 右移; 并行置数; 数据清零; 数据保持】 4、问题:下列属于时序逻辑电路的器件是（）。选项： A:触发器 B:移位寄存器 C:加法器 D:译码器答案: 【触发器; 移位寄存器】 5、问题:74194和74LS194都具有（）输入、（）输出方式选项： A:串行串行 B:串行并行 C:并行串行 D:并行并行答案: 【串行串行; 串行并行; 并行串行; 并行并行】 6、问题:用移位寄存器可以构成8421BCD码计数器选项： A:正确 B:错误答案: 【错误】 7、问题:实现74LS194移位寄存器清零功能需要外部时钟配合。选项： A:正确 B:错误答案: 【错误】 8、问题:移位寄存器能够实现数据串-并转换功能。选项： A:正确 B:错误答案: 【正确】 9、问题:移位寄存器能够实现计数功能。选项： A:正确 B:错误答案: 【正确】 10、问题:移位寄存器实现双向移位和并行置数都需要时钟选项： A:正确 B:错误答案: 【正确】 11、问题:移位寄存器实现双向移位和并行置数都需要选通门选项： A:正确 B:错误答案: 【正确】 12、问题:移位寄存器具有数码寄存和（）功能。答案: 【移位】 13、问题:数码寄存器具有数据（）功能。答案: 【存储】第 24 讲其它常见时序逻辑电路及竞争-冒险现象第 24 节其它常见时序逻辑电路及竞争-冒险现象-单元测试 1、问题:顺序脉冲发生器就是将输入的脉冲序列变换成（）信号。选项： A:脉冲 B:连续脉冲信号 C:一组连续出现的脉冲 D:一组在时间上顺序出现的脉冲答案: 【一组在时间上顺序出现的脉冲】 2、问题:在移位寄存器的基础上增加（）现成移位寄存器型序列信号发生器。选项： A:组合电路 B:触发器 C:反馈网络 D:逻辑门答案: 【反馈网络】 3、问题:顺序脉冲发生器称为（）。选项： A:移位寄存器组 B:节拍脉冲发生器 C:脉冲分配器 D:触发器组答案: 【节拍脉冲发生器; 脉冲分配器】 4、问题:顺序脉冲发生器通常由（）电路组成。选项： A:比较器 B:译码器 C:数据选择器 D:计数器答案: 【译码器; 计数器】 5、问题:能够产生序列信号的电路称为序列信号发生器。选项： A:正确 B:错误答案: 【错误】 6、问题:序列信号有多少位就说序列信号长度是多少。选项： A:正确 B:错误答案: 【正确】 7、问题:序列信号发生器按照结构分为移位寄存器型和计数器型。选项： A:正确 B:错误答案: 【正确】 8、问题:计数器型顺序脉冲发生器不可能产生竞争冒险。选项： A:正确 B:错误答案: 【错误】 9、问题:能够循环产生序列信号的电路称为（）。答案: 【序列信号发生器】 10、问题:设计一组0010 1110，0010 1110，—，序列信号发生器，需要寄存器的位数是（）。答案: 【3】【作业】第 24 讲其它常见时序逻辑电路及竞争-冒险现象第 24 讲其它常见时序逻辑电路及竞争-冒险现象-单元作业 1、问题:设计用集成计数器74LS163和集成3线-8线译码器74LS138构成8输出顺序脉冲发生器（要求画出逻辑电路和原理分析）。评分规则: 【逻辑电路图（25分，错1处扣5分，直到扣完）、原理分析（也可以用时序图反映）（25分，错1处扣5分，直到扣完）。逻辑图只要能够实现功能就可以，原理分析根据情况酌情给分。

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

】 2、问题:设计序列信号发生器的输出序列0011 1001，0011 1001，采用计数器74293和8选1数据选择器实现。评分规则: 【计数器（25分）、数据选择器设计（25分），根据完成情况适当给分。

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

】第25讲 555时基电路及其应用第25讲 555时基电路及其应用-单元测验 1、问题:单稳态电路可应用于以下哪种情况。选项： A:振荡器 B:加法器 C:定时电路 D:移位寄存器答案: 【定时电路】 2、问题:集成555电路在CO端不使用时，比较器Cl的基准电压为， C2的基准电压为。A.2/3Vcc B.1/3Vcc C.Vcc D. 1/2Vcc 选项： A:A,B B:C,D C:B,C D:A,C 答案: 【A,B】 3、问题:集成555电路在控制电压端CO处加控制电压Vco，则C1和C2的基准电压将分别变为。A.2/3Vco B.1/3Vco C.Vco D.1/2Vco 选项： A:A,D B:A,B C:C,D D:B,C 答案: 【C,D】 4、问题:施密特触发器属于型电路。选项： A:锁存器 B:电平触发 C:边沿触发 D:脉冲触发答案: 【电平触发】 5、问题:施密特触发器用于整形时，输入信号的幅度应。选项： A:等于VT+ B:小于VT- C:大于VT+ D:等于VT- 答案: 【大于VT+】 6、问题:单稳态电路从稳态翻转到暂稳态取决于，从暂稳态翻转到稳态取决于。A.脉冲宽度 B.R和C C.阈值电压 D.输入脉冲信号选项： A:A,B B:B,C C:B,D D:D,B 答案: 【D,B】 7、问题: 是单稳态电路输出脉冲宽度。选项： A:暂稳态时间的0.7倍 B:暂稳态时间 C:稳态时间 D:稳态时间的0.7倍答案: 【暂稳态时间】 8、问题:单稳态触发器和多谐振荡器中的暂稳态时间与成正比。选项： A:脉冲宽度 B:R和C C:阈值电压 D:输入脉冲信号答案: 【R和C】 9、问题:欲使集成555电路组成的振荡器停止振荡，应按处理。选项： A:复位端接低电平 B:复位端接高电平 C:CO端接高电平 D:CO端接低电平答案: 【复位端接低电平】 10、问题:555定时器构成的多谐振荡器如下图所示，其振荡周期约为。

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

选项： A:0.7(RA+RB)C B:0.7(RA+2RB)C C:(RA+2RB)C D:1.2(RA+RB)C 答案: 【0.7(RA+2RB)C】 11、问题:555定时器构成的多谐振荡器如下图所示，其充电时间常数和放电时间常数为。

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

选项： A:(RA+RB)C, RAC B:RAC, RBC C:RBC, RAC D:RAC, (RA+RB)C 答案: 【RAC, RBC】 12、问题:下图所示电路的名称是；触发脉冲的宽度满足要求。

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

选项： A:单稳态触发器，触发脉冲的宽度小于暂稳态时间 B:单稳态触发器，触发脉冲的宽度大于暂稳态时间 C:多谐振荡器，触发脉冲的宽度大于暂稳态时间 D:施密特触发器，触发脉冲的宽度等于暂稳态时间答案: 【单稳态触发器，触发脉冲的宽度小于暂稳态时间】 13、问题:555时基电路构成的施密特触发器（5脚控制端通过电容接地），当电源电压为15V时，其回差电压为（）。选项： A:5V B:10V C:15V D:25V 答案: 【5V】 14、问题:数字系统中，常用将输入缓慢变化的信号变为矩形脉冲信号。选项： A:单稳态触发器 B:多谐振荡器 C:施密特触发器 D:无稳态触发器答案: 【施密特触发器】 15、问题:施密特触发器主要作用是、、等。选项： A:提高驱动负载能力 B:幅度鉴别 C:信号整形 D:波形变换答案: 【幅度鉴别; 信号整形; 波形变换】 16、问题:多谐振荡器的电路结构可归纳为和两部分。选项： A:施密特触发器 B:开关器件 C:单稳态触发器 D:正反馈延时环节答案: 【开关器件; 正反馈延时环节】 17、问题:集成555电路在输出前端设置了反相器的主要原因是。选项： A:放电端电平和输出端电平保持一致 B:提高驱动负载能力 C:提高高电平 D:减低低电平答案: 【放电端电平和输出端电平保持一致; 提高驱动负载能力】【作业】第25讲 555时基电路及其应用第25讲 555时基电路及其应用-单元作业 1、问题:由555定时器组成的简易电子门铃电路如图所示，分析图示电路，（1）说明图中555(1)和555(2)组成的电路名称。（2）若要求扬声器在开关s按下后以1.2kHz的频率持续响10秒钟，试确定途中R1、R2的阻值

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

评分规则: 【（1）（1）是单稳态触发电路；（2）是多谐振荡电路各10分。（2）扬声器持续响10s，说明单稳态触发电路暂稳态时间为10s 公式

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

5分计算出

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

10分扬声器以1.2kHz的频率发出声响，多谐振荡器的振荡频率公式： 5分

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

计算出R2=0.61KΩ, 10分】 2、问题:由555构成的简易触摸开关电路，当手摸金属片时，发光二极管亮，经过一段时间以后，发光二极管自动熄灭，试说明：（1）555构成的电路名称；（2）发光二极管亮多长时间。

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

评分规则: 【（1）单稳态触发电路；20分（2）

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

30分】【作业】第31讲 CPLD 第31讲 CPLD-单元作业 1、问题:作业1：比较基于查找表的FPGA和CPLD系统结构和性能上有何不同? 评分规则: 【性能：逻辑电路在中小规模范围内，选用CPLD价格较便宜，能直接用于系统。对于大规模的逻辑电路设计，则多采用FPGA。因为从逻辑规模上讲，FPGA覆盖了大中规模范围。对于大规模的逻辑电路设计，则多采用FPGA。因为从逻辑规模上讲，FPGA覆盖了大中规模范围。】【作业】第30讲 PLD基础第30讲 PLD基础-单元作业 1、问题:PLD种类及其特点评分规则: 【种类：EPROM/PAL/PLA/GAL 特点：从与阵列和或阵列的角度来说即可】第31讲 CPLD 第31讲 CPLD-单元测验 1、问题:IP核在EDA技术和开发中具有十分重要的地位，IP是指（）。选项： A:知识产权 B:互联网协议 C:网络地址 D:都不是答案: 【知识产权】 2、问题:大规模可编程器件主要有FPGA、CPLD两类，下列对FPGA结构与工作原理的描述中，正确的是（）。选项： A:FPGA是基于乘积项结构的可编程逻辑器件； B:FPGA是全称为复杂可编程逻辑器件； C:基于SRAM的FPGA器件，在每次上电后必须进行一次配置； D:在Altera公司生产的器件中，MAX7000系列属FPGA结构。答案: 【基于SRAM的FPGA器件，在每次上电后必须进行一次配置；】 3、问题:电子系统设计优化，主要考虑提高资源利用率减少功耗（即面积优化）及提高运行速度(即速度优化)，下列方法( )不属于面积优化。选项： A:流水线设计 B:资源共享 C:逻辑优化 D:串行化答案: 【流水线设计】 4、问题:大规模可编程器件主要有 CPLD 和 FPGA 两类，下面对 FPGA 结构与工作原理描述中，正确的是（）选项： A:FPGA 全称为复杂可编程逻辑器件 B:FPGA 是基于乘积项结构的可编程逻辑器件。 C:基于 SRAM 的 FPGA 器件，每次上电后必须进行一次配置。 D:在 Altera 公司生产的器件中， MAX7000 系列属于 FPGA 结构答案: 【基于 SRAM 的 FPGA 器件，每次上电后必须进行一次配置。】 5、问题:大规模可编程器件主要有 CPLD 和 FPGA 两类，其中 CPLD 通过（）实现其逻辑功能。选项： A:可编程乘积项逻辑； B:查找表(LUT) C:输入缓冲 D:输出缓冲答案: 【可编程乘积项逻辑；】 6、问题:目前Xilinx公司生产的FPGA主要采用了ROM配置存储器结构。选项： A:正确 B:错误答案: 【错误】分析：【SRAM】 7、问题:现代电子系统设计领域中的EDA采用自下而上的设计方法。选项： A:正确 B:错误答案: 【错误】分析：【自上而下】 8、问题:FPGA / CPLD设计流程为：原理图/HDL文本输入→功能仿真→综合→适配→时序仿真→编程下载→硬件测试。选项： A:正确 B:错误答案: 【正确】 9、问题:未来的集成电路技术的发展趋势，把整上系统集成在一个芯片上去，这种芯片被称为CPLD或FPGA。选项： A:正确 B:错误答案: 【错误】分析：【片上系统 SOC】 10、问题:CPLD是由简单PLD的结构演变而来的。选项： A:正确 B:错误答案: 【正确】 11、问题:FPGA的核心部分是逻辑单元阵列LCA，由内部逻辑块矩阵和周围I/O接口模块组成。选项： A:正确 B:错误答案: 【正确】第30讲 PLD基础第30讲 PLD基础-单元测验 1、问题:大规模可编程器件主要有FPGA、CPLD两类，下列对FPGA结构与工作原理的描述中，正确的是（）。选项： A:FPGA是基于乘积项结构的可编程逻辑器件； B:FPGA是全称为复杂可编程逻辑器件； C:基于SRAM的FPGA器件，在每次上电后必须进行一次配置； D:在Altera公司生产的器件中，MAX7000系列属FPGA结构。答案: 【基于SRAM的FPGA器件，在每次上电后必须进行一次配置；】 2、问题:下列EDA软件中，哪一个不具有逻辑综合功能：（）。选项： A:ISE B:ModelSim C:Quartus II D:Synplify 答案: 【ModelSim】 3、问题:大规模可编程器件主要有FPGA、CPLD两类，下列对CPLD结构与工作原理的描述中，正确的是（）。选项： A:CPLD是基于查找表结构的可编程逻辑器件； B:CPLD即是现场可编程逻辑器件的英文简称； C:早期的CPLD是从GAL的结构扩展而来； D:在Xilinx公司生产的器件中，XC9500系列属CPLD结构；答案: 【在Xilinx公司生产的器件中，XC9500系列属CPLD结构；】 4、问题:IP核在EDA技术和开发中具有十分重要的地位；提供用VHDL等硬件描述语言描述的功能块，但不涉及实现该功能块的具体电路的IP核为（）。选项： A:瘦IP B:固IP C:胖IP D:都不是答案: 【都不是】 5、问题:CPLD的可编程是主要基于什么结构（）选项： A:查找表（LUT） B:PAL可编程 C:ROM可编程 D:与或阵列可编程答案: 【与或阵列可编程】 6、问题:FPGA可编程逻辑基于的可编程结构基于（）。选项： A:LUT结构 B:乘积项结构 C:PLD D:都不对答案: 【LUT结构】 7、问题:CPLD 可编程逻辑基于的可编程结构基于（）。选项： A:LUT结构 B:乘积项结构 C:PLD D:都不对答案: 【乘积项结构】 8、问题:将设计的系统按照EDA开发软件要求的某种形式表示出来，并送入计算机的过程，称为（）选项： A:设计的输入 B:设计的输出 C:仿真 D:综合答案: 【设计的输入】 9、问题:设计输入完成之后，应立即对文件进行（）。选项： A:编译 B:编辑 C:功能仿真 D:时序仿真答案: 【编译】 10、问题:基于硬件描述语言的数字系统设计目前最常用的设计方法称为（）设计法。选项： A:自底向上 B:自顶向下 C:积木式 D:顶层答案: 【自顶向下】 11、问题:在EDA工具中，能完成在目标系统器件上布局布线的软件称为编译器。选项： A:正确 B:错误答案: 【错误】分析：【适配器】 12、问题:设计输入完成之后，应立即对文件进行综合。选项： A:正确 B:错误答案: 【错误】分析：【编译】 13、问题:基于硬件描述语言的数字系统设计目前最常用的设计方法称为自顶而下设计法。选项： A:正确 B:错误答案: 【正确】 14、问题:将硬件描述语言转化为硬件电路的过程称为编译。选项： A:正确 B:错误答案: 【错误】分析：【综合】 15、问题:IP核在EDA技术和开发中具有十分重要的地位，以HDL方式提供的IP被称为软IP。选项： A:正确 B:错误答案: 【正确】第32讲 HDL设计初步第32讲 HDL设计初步-单元测验 1、问题: CPLD的可编程是主要基于什么结构（）。选项： A:查找表（LUT） B:PAL可编程 C:ROM可编程 D:与或阵列可编程答案: 【与或阵列可编程】 2、问题:FPGA可编程逻辑基于的可编程结构基于（）。选项： A:LUT结构 B:乘积项结构 C:PLD D:都不对答案: 【LUT结构】 3、问题:CPLD 可编程逻辑基于的可编程结构基于（）。选项： A:LUT结构 B:乘积项结构 C:PLD D:都不对答案: 【乘积项结构】 4、问题:下列运算符优先级最高的是（）。选项： A:！ B:+ C:& D:{} 答案: 【！】 5、问题:下列哪个FPGA/CPLD设计流程是正确的（）选项： A:原理图/HDL文本输入->功能仿真->综合->适配->编程下载->硬件测试 B:原理图/HDL文本输入->适配->综合->功能仿真->编程下载->硬件测试 C:原理图/HDL文本输入->功能仿真->综合->编程下载->适配->硬件测试 D:原理图/HDL文本输入->适配->功能仿真->综合->编程下载->硬件测试答案: 【原理图/HDL文本输入->功能仿真->综合->适配->编程下载->硬件测试】 6、问题:现代电子系统设计领域中的EDA采用自下至上的设计方法。选项： A:正确 B:错误答案: 【错误】分析：【自顶向下】 7、问题:将硬件描述语言转化为硬件电路的过程称为编译。选项： A:正确 B:错误答案: 【错误】分析：【综合】 8、问题:IP核在EDA技术和开发中具有十分重要的地位，以HDL方式提供的IP被称为硬IP。选项： A:正确 B:错误答案: 【错误】分析：【软】 9、问题:功能仿真是对设计输入的规范检测，这种仿真通过只能表示编译通过，说明设计满足一定的语法规范，但不能保证设计功能满足期望。选项： A:正确 B:错误答案: 【错误】分析：【行为仿真】 10、问题:功能仿真是布局布线后进行的后仿真，仿真时考虑了布线延时，和芯片实际的工作情况更加接近。选项： A:正确 B:错误答案: 【错误】分析：【时序仿真】第33讲数字系统设计举例第33讲数字系统设计举例-单元测验 1、问题:在 AHDL 的变量段里,可以声明一个具体某种独立应用的,实际逻辑函数,称为( )声明. 选项： A:过程 B:实例 C:函数 D:赋值答案: 【实例】 2、问题:AHDL 的节点和三态节点相当于设计电路内部的( ),可完成内部信号的传输. 选项： A:寄存器 B:触发器 C:锁存器 D:连接线答案: 【连接线】 3、问题:在 AHDL 中,用( ) 类型节点来声明包括高,低电平和高阻态的`信号线节点. 选项： A:TRI_STATE_NODE B:NODE C:JKFFE D:SRFFE 答案: 【TRI_STATE_NODE】 4、问题:AHDL 的寄存器声明包括( )的声明. 选项： A:寄存器和触发器 B:触发器和锁存器 C:寄存器和锁存器 D:连接线答案: 【触发器和锁存器】 5、问题:AHDL 的行注释用符号( )开始,注释到本行结束. 选项： A:/ B:// C:- D:/ 答案: 【–】 6、问题:在 AHDL 的行注释用符号中,用( )表示预定义的逻辑电平(Logic Level) 选项： A:X B:x C:Z D:z 答案: 【X】 7、问题:在 AHDL 的行注释用符号中,用( )表示预定义的三态缓冲器. 选项： A:EXP B:DFF C:JKFF D:TRI 答案: 【TRI】 8、问题:用户可以采用一个( )声明,用来给一个状态机配置一个变化的名称,它可以在当前文件里定义或从另外文件引入. 选项： A:状态机的别名 B:输入 C:输出 D:双向 B:输入 C:输出 D:双向答案: 【状态机的别名 B:输入 C:输出 D:双向】 9、问题:MAX+plus II 是( ). 选项： A:高级语言 B:硬件描述语言 C:EDA 工具软件 D:综合软件答案: 【EDA 工具软件】 10、问题:使用quartus II工具软件实现原理图设计输入,应采用( )力式. 选项： A:图形编辑 B:文本编辑 C:符号编辑 D:波形编辑答案: 【图形编辑】 11、问题:使用quartus II 的图形编辑方式输入的电路原理图文件必须通过( )才能进行仿真验证. 选项： A:编辑 B:编译 C:综合 D:编程答案: 【编译】 12、问题:在quartus II 集成环境下为图形文件产生一个元件符号的主要用途是( ). 选项： A:仿真 B:编译 C:综合 D:被高层次电路设计调用答案: 【被高层次电路设计调用】【作业】第33讲数字系统设计举例第33讲数字系统设计举例-单元作业 1、问题:简述原理图设计法设计流程。评分规则: 【具体设计流程包括设计输入、功能仿真、综合、综合后仿真、约束设置、实现、布局布线后仿真、生成配置文件与配置FPGA 】 2、问题:设计一个带有进位输出端的4位BCD计数器（要求一个INCLK时钟输入、输出4位BCD码，进位输出端CO）评分规则: 【子设计端（25分），缺一个扣5分，错或者漏一个语句扣1分逻辑端（25分），错或者漏一个语句扣1分】【作业】第32讲 HDL设计初步第32讲 HDL设计初步-单元作业 1、问题:说明Verilog HDL 、VHDL和AHDL语言的特点是什么？评分规则: 【 AHDL Verilog HDL VHDL 】【作业】第34讲 EDA技术在数字设计中的应用第34讲 EDA技术在数字设计中的应用-单元作业 1、问题:采用Quartus II软件来完成具有时分秒的数字时钟电路的搭建，并下载至实验箱的FPGA开发板，利用实验箱提供的设备来测试数字钟功能。本实验的设计思路为层次化结构，包括四个子模块：时钟模块，进制转换模块，数码显示译码器和数码管显示模块。所用到的FPGA晶振频率为40MHz，首先利用它得到1Hz的时钟然后然后得到时钟模块，把时钟模块输出的时、分、秒输入到进制转换模块后得到十进制的值再输入到LED显示模块。评分规则: 【时钟模块，进制转换模块，数码显示译码器和数码管显示模块，每个模块20分，写错或者漏一个语句扣1分，最后一个顶层设计图为20分。】第34讲 EDA技术在数字设计中的应用第34讲 EDA技术在数字设计中的应用-单元测验 1、问题:使用QuartusⅡ工具软件建立仿真文件，应采用( )方式。选项： A:图形编辑 B:文本编辑 C:符号编辑 D:波形编辑答案: 【波形编辑】 2、问题:使用QuartusⅡ工具软件修改设计元件符号，应采用( )方式。选项： A:图形编辑 B:文本编辑 C:符号编辑 D:波形编辑答案: 【符号编辑】 3、问题:一个设计实体可以拥有一个或多个( )。选项： A:实体 B:结构体 C:输入 D:输出答案: 【结构体】 4、问题:AHDL 的节点和三态节点相当于设计电路内部的(),可完成内部信号的传输. 选项： A:寄存器 B:触发器 C:锁存器 D:连接线答案: 【连接线】 5、问题:在 AHDL 中,用() 类型节点来声明包括高,低电平和高阻态的`信号线节点. 选项： A:TRI_STATE_NODE B:NODE C:JKFFE D:SRFFE 答案: 【TRI_STATE_NODE】 6、问题:AHDL 的寄存器声明包括()的声明. 选项： A:寄存器和触发器 B:触发器和锁存器 C:寄存器和锁存器 D:连接线答案: 【触发器和锁存器】 7、问题:进程中的信号赋值语句，其信号更新是（）选项： A:按顺序完成 B:比变量更快完成 C:在进程最后完成 D:都不对答案: 【在进程最后完成】 8、问题:在设计输入完成后，应立即对设计文件进行（）。选项： A: 编辑 B:编译 C:功能仿真 D:时序仿真答案: 【功能仿真】 9、问题:执行 Quartus II 的( )命令，可以检查设计电路错误。选项： A:Create Default Symbol B:Compiler—- 编译 C:Simulator —- 时序仿真 D:Timing Analyzer —时序分析答案: 【Compiler—- 编译】 10、问题:用户可以采用一个( )声明,用来给一个状态机配置一个变化的名称,它可以在当前文件里定义或从另外文件引入. 选项： A:状态机的别名 B:输入 C:输出 D:双向答案: 【状态机的别名】第 6 讲逻辑函数的卡诺图化简第 6 讲逻辑函数的卡诺图化简–单元测验 1、问题:不是最小项ABCD的逻辑相邻项是（）选项： A:

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

答案: 【

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

】 2、问题:标准与或表达式式由( )构成的。选项： A:最小项相或 B:最大项相与 C:与项相或 D:或项相与答案: 【最小项相或】 3、问题:4变量逻辑函数的卡诺图中，有（）个方格与

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

相邻选项： A:1 B:2 C:3 D:4 答案: 【4】 4、问题:若逻辑函数F(A,B,C)=∑m(2,3,5,7),G(A,B,C)=∑m(0,2,5,6),则F和G相与的结果是（）选项： A:AB B:1 C:

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

D:0 答案: 【

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

】 5、问题:当

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

时，同一逻辑函数的两个最小项

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

（）。选项： A:

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

C:1 D:0 答案: 【0】 6、问题:在所示的卡诺图中，化简后的逻辑函数是（）

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

选项： A:AB+BC+AC B:

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

答案: 【

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

】 7、问题:用卡诺图化简逻辑函数，化简的最后表达式是唯一的。选项： A:正确 B:错误答案: 【错误】 8、问题:n个变量的最小项应包含全部n个变量的乘积项，在乘积项中每个变量只能以原变量的形式出现一次。选项： A:正确 B:错误答案: 【错误】 9、问题:发最简与或式的标准是：与或式中，与项的数目最少，每一与项中的变量数最少选项： A:正确 B:错误答案: 【正确】 10、问题:若两个函数具有不同的真值表，则两个逻辑函数必然不相等。选项： A:正确 B:错误答案: 【正确】第14讲加法器加法器-单元测验 1、问题:某组合逻辑电路的输入（A、B、C）输出波形（X、Y）如下图所示，则其逻辑功能是（）

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

答案: 【余3码】【作业】第12讲译码器译码器单元作业 1、问题: 3线-8线译码器74LS138及门电路组成的组合逻辑电路如题下图所示。其中，输入信号

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

为地址线。试写成译码器各位输出所实现的地址

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

评分规则: 【

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

输出地址每个正确10分，其余

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

输出地址正确5分。

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

可以将一个八进制数写成783.64,fpga开发

添加图片注释，不超过 140 字（可选）

】【作业】第14讲加法器加法器-单元作业 1、问题:请用742LS83设计实现一个可控余3码至8421BCD码和8421BCD码至余3码转换电路。当X=0时实现8421BCD码至余3码，X=1时实现余3码至8421BCD码。评分规则: 【 X=0,8421BCD到余3码转换，相当于8421BCD加3，也就是+0011；X=1,余3码到8421BCD转换，相当于余3码减3，也就是+（1100+1），求补运算。

可以将一个八进制数写成783.64,fpga开发