RIP四大计时器

这篇具有很好参考价值的文章主要介绍了RIP四大计时器。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

RIP计时器(以下均以华为ensp中信息为参考)

希望有需要的小伙伴可以参考参考,如有误解、请指正!

一、实验原理

1.更新计时器(Update Timer

Update time(更新时间):指运行RIP协议的路由器向其连接口广播自己的路由信息的时间间隔(用于更新RIP路由表信息),控制RIP路由器发送更新消息的时间间隔,缺省时间为30秒,(实际上为25.5-30S间的随机数时间,这样是为了错峰发送更新,以防止所有路由器同时发送路由更新造成流量阻塞),启用了RIP的接口会发送自己的除了被水平分割抑制的路由选择表的完整副本给所有相邻的路由器。

2.无效计时器(Invalid timer

Age time(老化时间):指路由表中每条路由信息的存活时间,如果未在指定的时间内收到此路由条目的更新信息,那此路由条目就被判定为无效路由(路由不可达),缺省时间为180S

3.刷新计时器(Flush timer

Garbage-collect time(垃圾收集时间):指示RIP路由器在路由信息失效后彻底清除(删除)该路由信息之前的等待时间间隔,默认为120秒

注:刷新计时器比无效计时器时间短,这样配置的目的是为了更快地检测并刷新失效路由,以便及时更新路由表的路由信息,相当于直接跳过无效计时器,更快地更新路由表。

4.抑制计时器(Holddown Timer)——思科私有

路由器若在同一个接口上收到某条路由条目的度量值(跳数)比原来收到的度量值大,那么将启动一个抑制计时器,在抑制计时器的时间内该目的标记为不可达,直到计时器超时,路由器才可以接收有关此路由的更新信息。抑制计时器主要在RIP协议中用来防止路由环路,该计时器的原理是引用一个怀疑量,不管是真的还是假的路由消息,路由器先认为是假消息来避免路由环路。如果在抑制计时器超时后还接受该路由信息,那么这时路由器认为该消息是真的。

二、实验拓扑

rip计时器,华为HCIA实验,智能路由器,网络,网络协议,tcp/ip,信息与通信

三、实验详解

1.基础配置:

R1:

rip计时器,华为HCIA实验,智能路由器,网络,网络协议,tcp/ip,信息与通信

R2:

rip计时器,华为HCIA实验,智能路由器,网络,网络协议,tcp/ip,信息与通信

2.验证配置:

PS:由于此拓扑图两路由器为直连状态(priority = 0),RIP(priority = 100),R2学习到R1的路由信息是通过直连链路学习到的,所以此时查看RIP路由表是没有任何信息的。

rip计时器,华为HCIA实验,智能路由器,网络,网络协议,tcp/ip,信息与通信

3.查看RIP计时器信息:

rip计时器,华为HCIA实验,智能路由器,网络,网络协议,tcp/ip,信息与通信

4.修改计时器时间:

rip计时器,华为HCIA实验,智能路由器,网络,网络协议,tcp/ip,信息与通信

5.查看验证:

rip计时器,华为HCIA实验,智能路由器,网络,网络协议,tcp/ip,信息与通信

此时可以看到三个计时器已成功修改完毕,三克油!文章来源地址https://www.toymoban.com/news/detail-768793.html

到了这里,关于RIP四大计时器的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • HCIA 动态路由协议之RIP协议

    动态路由协议:RIP OSPF ISIS BGP EBGP EIGRP IGPRP...... 基于AS进行分类: AS-自治系统           0-65535 其中1-64511公有  64512-65535私有 IGP:内部网关路由协议 EGP:外部网关路由 1、基于更新时是否携带子网掩码         有类别 ---  更新时不携带子网掩码,按主类别掩码进行匹

    2024年02月13日
    浏览(36)
  • 14、计时器、定时器设计与应用

    掌握同步四位二进制计数器 74LS161 的工作原理和设计方法 掌握时钟/定时器的工作原理与设计方法 任务 1:采用行为描述设计同步四位二进制计数器 74LS161 任务 2:基于 74LS161 设计时钟应用 1.创建工程并创建 Verilog 文件 建立 HDL 类型的工程 My74LS161,创建 Verilog 文件 My74LS161,

    2024年02月03日
    浏览(54)
  • 51单片机通过计时器实现倒计时

    软件 : Keil5+Proteus7 元件 : AT89C51 * 1,7SEG-MPX2-CA * 1

    2024年02月16日
    浏览(72)
  • 24秒计时器

    方案一:采用计数器(74LS192)作为核心部分。同时选择(74LS47)作为BCD码译码器来对7段数码显示管进行译码驱动,两个七段共阳数码显示管进行显示。采用计时器(NE555)制成的多谐振荡器,进行秒脉冲的输入。因为我们需要对其进行暂停、清零、报警和自动清零等控制,所

    2024年02月06日
    浏览(46)
  • java计时器

      在 Java中,我们有一个重要的概念:同步和异步。同步就是 Java中的线程安全,异步就是 Java中的线程非安全。 在使用 JVM时,我们一般都是用 start ()方法启动一个线程,然后设置时间,比如定时器,定时器是在某个指定的时间执行相应的任务。但是,在实际应用中,我们

    2023年04月18日
    浏览(62)
  • WPF计时器功能

    本文实现WPF的计时器功能是通过system.timers.timer这个组件实现的。现在网上相关的资料有很多,我只是在自己的工作中刚好遇到要实现这个功能,中间也走了很多的弯路,不停的参考网上现有的资源,终于实现了基本的定时功能。希望本文可以帮助到您,让您花更少的时间来完

    2024年02月05日
    浏览(53)
  • Qt实现计时器

    一、样图 二、代码 mainwidow.h mainwindow.cpp main.cpp ui_mainwindow.h

    2024年02月07日
    浏览(39)
  • 555计时器原理

    以Multisim上的555计时器为例: 图0.0 555计时器包含八个引脚 分别为: RST - Reset 复位引脚(低电平有效) DIS - Discharge 三极管集电极Collector输入引脚 THR - Threshold 上阈值电压引脚 TRI - Trigger 触发引脚 CON - Control voltage 1 电压控制引脚 OUT - Output 信号输出引脚 VCC GND 555定时器内部功能图

    2024年02月05日
    浏览(47)
  • STM32屏幕计时器

    显示屏显示计时时间,格式为 00:00:00 ,依次为 时:分:秒 ,程序运行之后自动计时,当按下按键,计时清零,按下按键采用外部中断。 调用lcd驱动代码让屏幕显示时间信息, 屏幕为SPI协议的128x128的LCD屏幕,查看原理图,找到对应接口 在STM32CubeMX中进行引脚配置 由于所调用的

    2024年02月09日
    浏览(45)
  • Verilog秒表计时器设计

    Verilog秒表计时器设计 设计一个基于Verilog的秒表计时器,该计时器可以在嵌入式系统中使用。下面是详细的设计说明和相应的源代码。 设计说明: 秒表计时器是一种常见的计时工具,可以用于测量时间间隔。在嵌入式系统中,我们可以使用Verilog语言来实现一个简单的秒表计

    2024年02月02日
    浏览(48)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包