从今天起，做一个知识分享者。
本科毕业设计 —— DDS信号发生器
大学四年的时间转瞬即逝，2023年我将迎来我的本科毕业。为了记录自己的研究进展，我将在这儿分享我的毕业设计进度~~博客涉及的知识点，如有不对，欢迎大家及时纠正，共同进步！
首先，让我们学习如何在Quartus II 软件新建工程。
我安装的是Quartus II 13.1 版本。
1.在电脑D磁盘下新建一个文件夹【DDS】，然后分别新建4个子文件夹【doc】、【par】、【rtl】、【sim】。doc 文件夹用于存放项目相关的文档，par 文件夹用于存放 Quartus 软件的工程文件，rtl 文件夹用于存放源代码，sim 文件夹用于存放项目的仿真文件。
2.打开Quartus II 软件，在菜单栏上选择【File】→【New Project Wizard…】来新建一个工程。打开新建工程向导说明页面。
3.第一栏用于指定工程所在的路径；第二栏用于指定工程名，这里建议大家直接使用顶层文件的实体名作为工程名；第三栏用于指定顶层文件的实体名。设置完毕后单击【Next>】。
4.这里根据实际所用的 FPGA 型号来选择目标器件。设置完毕后单击【Next>】。
5.在“EDA Tool Settings”页面中，我们可以设置工程各个开发环节中需要用到的第三方 EDA 工具。设置完毕后单击【Next>】。
6.返回到 Quartus 软件界面，可以在工程文件导航窗口中看到我们刚才新建的 DDS工程。
7.创建工程顶层文件，在菜单栏中找到【File】→【New】。
8.由于我们使用 Verilog HDL 语言来作为工程的输入设计文件，所以在“Design
Files”一栏中选择【Verilog HDL File】，然后点击【OK】按钮。
9.在编辑区输入 Verilog 代码，保存编辑完成后的代码，按快捷键【Ctrl+S】则会弹出一个对话框提示输入文件名和保存路径，默认文件名会和所命名的 module 名称一致，默认路径也会是当前的工程文件夹，将存放的路径修改为 rtl 文件夹下。文章来源：https://www.toymoban.com/news/detail-772020.html
文章来源地址https://www.toymoban.com/news/detail-772020.html
关于Quartus II 如何新建工程就分享到这里啦~~
毕业设计未完待续… :）
到了这里，关于【毕业设计—DDS信号发生器】Quartus II 软件新建工程的文章就介绍完了。如果您还想了解更多内容，请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章，希望大家以后多多支持TOY模板网！
