实验四 用集成移位寄存器实现序列检测器

这篇具有很好参考价值的文章主要介绍了实验四 用集成移位寄存器实现序列检测器。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

一、实验要求
用移位寄存器和与非门设计一个 1101 序列检测器。电路连续不停地工作,对 串行输入的序列进行检测,当连续检测 4 个码元符合检测码 1101 时,检测器输出 为 1 ,指示灯亮,其他情况下输出为 0 ,指示灯灭。
二、实验设备
1 Mini-FPGA 开发板( Cyclone IV 系列 EP4CE6F17C8 );
2 .主要集成电路: 74LS194 双向移位寄存器、 2 输入与非门、 4 输入与非门
3 .软件:Quartus II 13.1
三、设计过程
工作原理:
本实验用到了 7474LS194 双向移位寄存器,因只进行序列检测,故只用到了同步移 位功能。该实验中用到的移位功能为右移,因此将 S0,S1 分别接入 1 0 ,同时序列输入 端接在右移串口输入端,再接好时钟信号和清零端。 
在输出端,由于要检测的序列为 1101 , 且当连续检测 4 个码元符合检测码 1101 时,检测器输出为 1 ,因而将输出端 接成 

1101序列检测器,数字电路逻辑设计,fpga开发,单片机

仿真电路图:

1101序列检测器,数字电路逻辑设计,fpga开发,单片机

四、实验结果及分析
波形仿真及下载测试结果分析:
通过设计序列 XL 输入波形(0000110110100101111000),测试 Q A Q B Q C Q D 对应所有可 能输出(0000,0001,...,1111)时和序列 1101 重复输出时对应的输出效果效果,结果输 出正常,符合实验要求。

1101序列检测器,数字电路逻辑设计,fpga开发,单片机

波形仿真图(前半)
 

1101序列检测器,数字电路逻辑设计,fpga开发,单片机

波形仿真图(后半)
下载测试时,将 XL 定位到 sw7 CLK CR 分别定位到时钟信号(E1) key0 ,注:这里的 CLK 时钟信号要经分配后( 本次实验为 25 分频 ) 再接入 信号端,同时另接一个输出口定位到 LED2 ,用 来观察其状态。

1101序列检测器,数字电路逻辑设计,fpga开发,单片机文章来源地址https://www.toymoban.com/news/detail-776448.html

输出端 Q A Q B Q C Q D 分别定位到 LED6, LED5 LED4 LED3 ,用来观察当前输 出序列。输出 F 定位到 LED7 。经测试,输出符合要求。
五、实验心得
经过此次实验,一方面我对 quartus 软件的使用更加熟练,另一方面对 7474LS194 双向移位寄存器的功能更加清晰,同时对序列检测器的设计和波形仿真有了更全面的认 识,理解了对序列重输出检测的波形设计。

到了这里,关于实验四 用集成移位寄存器实现序列检测器的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • 4.3 移位寄存器的实现和应用

    在数字电路中,移位寄存器(英语:shift register)是一种在若干相同时间脉冲下工作的以触发器为基础的器件,数据以并行或串行的方式输入到该器件中,然后每个时间脉冲依次向左或右移动一个比特,在输出端进行输出。这种移位寄存器是一维的,事实上还有多维的移位寄存

    2024年02月10日
    浏览(45)
  • Verilog基础之十一、移位寄存器实现

    目录 一、前言 二、工程设计 ​2.1 工程代码 2.2 综合结果 2.3 仿真结果     移位寄存器SRL在工程中属于使用频率较高个模块,可用于存储数据,实现串并转换;根据数据移动方向可分为左移寄存器,右移寄存器,左移是向数据高位移动,右移是向数据低位移动。  工程中包

    2024年02月11日
    浏览(46)
  • 使用FPGA实现桶形移位寄存器

    我给大家介绍的是逻辑/算术左移移位寄存器。实现的功能是根据输入信号shift将输入信号进行移位,高位移除,低位补0。我建立的工程是由3个独立的桶形移位寄存器组成的。 library ieee; use ieee.std_logic_1164.all; entity barrel is      port( inp : in std_logic_vector(7 downto 0);          

    2024年04月29日
    浏览(50)
  • 用移位寄存器实现同步FIFO,带空满判断

            如图所示,同步FIFO带有push信号和pop信号,push代表往队列里面压入一个数据,pop代表往队列外面排出一个数据。         同步FIFO的空满判断用一个计数器来判断,收到push信号计数器加1,收到pop信号时计数器减1,考虑同时push和pop的情况计数器不变,当计数器为

    2024年02月14日
    浏览(56)
  • Verilog 实现伪随机数生成器(线性反馈移位寄存器)

    参考文献1 不简单的进行移位,而是在移位的基础上加上异或门,如题目所示,这就相当于每进行一次移位,寄存器中的值会发生改变,一直移动,一直改变,就形成了伪随机数。

    2024年02月09日
    浏览(59)
  • 【Verilog编程】线性反馈移位寄存器(LFSR)原理及Verilog代码实现

    移位寄存器 :指若干个寄存器排成一列,每个寄存器中存放1bit二进制数据(0或1),每个时钟周期向左或向右移动一个bit。下图所示为一个向右移动的移位寄存器。 反馈移位寄存器(Feedback Shift Register,FSR) :每个时钟脉冲,移位寄存器向右移动一位,则移位寄存器的左左侧就

    2024年02月15日
    浏览(55)
  • m基于FPGA的桶形移位寄存器verilog实现,包含testbench

    目录 1.算法仿真效果 2.算法涉及理论知识概要 2.1、桶形移位寄存器的基本原理 2.2、桶形移位寄存器的数学模型 2.3、桶形移位寄存器的实现步骤 3.Verilog核心程序 4.完整算法代码文件 本系统进行了两个平台的开发,分别是: Vivado2019.2 Quartusii18.0+ModelSim-Altera 6.6d  Starter Edition 其

    2024年02月04日
    浏览(55)
  • verilog——移位寄存器

    在Verilog中,你可以使用移位寄存器来实现数据的移位操作。移位寄存器是一种常用的数字电路,用于将数据向左或向右移动一个或多个位置。这在数字信号处理、通信系统和其他应用中非常有用。以下是一个使用Verilog实现的简单移位寄存器的示例: module ShiftRegister (   inpu

    2024年02月05日
    浏览(46)
  • FPGA之移位寄存器

            SLICEM中的LUT可以配置为32位移位寄存器,而无需使用slice中可用的触发器。以这种方式使用,每个LUT 可以将串 行数据延迟 1 到 32 个时钟周期。移入D (DI1 LUT 引脚)和移出 Q31(MC31 LUT 引脚)线路将LUT级联,以形成更大的移位寄存器。因此,SLICEM 中的四个 LUT 被级联以

    2024年02月19日
    浏览(51)
  • LABVIEW的移位寄存器

    移位寄存器是数据的容器,可以包含任何数据类型。 添加移位寄存器后,在循环结构左右两侧的平行位置将各增加一个包含三角形的方框。左侧的方框代表上一次循环的运行结果,而右侧的代表本次循环要输入的结果。  最终得到5次循环后的结果。 接下来我们做一个通过移

    2024年02月11日
    浏览(49)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包