【allegro 17.4软件操作保姆级教程七】布线操作基础之二--铜皮操作

这篇具有很好参考价值的文章主要介绍了【allegro 17.4软件操作保姆级教程七】布线操作基础之二--铜皮操作。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

👉个人主页: highman110
👉作者简介:一名硬件工程师,持续学习,不断记录,保持思考,输出干货内容

目录

1.1全局动态铜皮参数设置

1.2手动绘制铜皮

1.3手动挖铜

1.4 手动修改铜皮边界

1.5删除孤岛铜皮

1.6动/静态铜皮转换

1.7合并铜皮

1.8平面铺铜和铜皮分割

1.9铜皮颜色设置


今天分享布线操作技巧中的铜皮操作。

1.1全局动态铜皮参数设置

        单板上的电源部分、铺地都需要用到铜皮操作。先来熟悉一下铺铜的参数设置。Shape-global dynamic parameters,设置全局的动态铜皮参数。

        第1页是铜皮填充参数,这里勾选smooth平滑铺铜,否则通铺不会主动避让。Xhatch style指的是网格铜的类型,这里一般默认即可,通常情况下我们一般铺实心铜,这个在操作铺铜时可以选择实心还是网格。后面的网格铜的参数都默认即可。另外可以勾选自动删除孤岛铜皮。

allegro pi使用,cadence allegro,硬件工程

        第2页用来控制铜皮的空位置,比如有的地方比较狭窄,窄到什么程度这里就不铺铜,从这里设置。Artwork format:光绘格式,默认选RS274X。Minimum aperture for gap width:缝隙宽度小于设置值时,就不铺铜,一般设置为10mil。suppress shape less than:铺设铜皮的宽度,默认铺出来的铜皮宽度不会小于设置值,一般设置25mil。create pin void:遇到通孔焊盘时的避让,一般就选择individual单独避让,还有in-line条形避让可以设置,一般不用。下面两个是避让时铜皮的形状,一般就默认圆形即可。

allegro pi使用,cadence allegro,硬件工程

        第3页表示间距设置,包括铜皮到焊盘、过孔、走线、文字、铜皮的间距,这里的Oversize value值的是,除了约束管理器设置的间距之外,再额外增加的距离,通常这里设置为0,可以直接在约束管理器进行调整。

allegro pi使用,cadence allegro,硬件工程

        第4页表示散热焊盘的连接方式,通常情况下通孔pin用十字连接,smd pin和过孔用全连接。十字连接的宽度设置用固定数值,可以是10mil或者15mil。

allegro pi使用,cadence allegro,硬件工程

        设置好铺铜参数后,开始执行铺铜命令。

1.2手动绘制铜皮

        手动绘制铜皮操作:

        执行菜单命令Shape,铺铜命令分别为:Polygon(绘制多边形,包括圆弧)、Rectangular(绘制矩形)、Circular(绘制圆形),这里可以根据需求选择铜皮形状。在option面板设置铺铜参数,先选择要铺铜的层,然后设置铜皮类型,通常为dynamic copper,表示动态实铜,另外还有,dynamic Crasshatch (动态网格铜)、Static Solid(静态实铜)、Static Crasshatch(静态网格铜)、Unfilled(不填充)适用于绘制board outline、package geometry、room等,不能用于Etch。下面的assign net name为给铜皮赋予网络,可以在这里先选择好网络名,也可以铺完后再赋予网络。铺完后再赋予网络的步骤为:shape-select shape or void/cavity,点击选中铜皮,右键-assign net-在PCB上点击想要赋予的网络即可。

allegro pi使用,cadence allegro,硬件工程

        铺完后的每一个单独的铜皮还可以单独修改参数,shape-select shape or void/cavity,点击选中铜皮,右键-parameters,可以进入和全局铜皮参数设置一样的界面进行参数修改。

1.3手动挖铜

        手动挖铜操作:

        在铺铜之后可能会需要删除一些碎铜或尖角铜皮,挖铜的功能就是将多余部分的铺铜进行移除,此操作只针对铺铜有效。

        执行菜单命令Shape-Manual Void/Cavity,挖铜命令类型有:

        Polygon:在一个完整的铜皮中挖掉一个任意形状的洞;

        Rectangular:在一个完整的铜皮中挖掉一个矩形的洞;

        Circular:在一个完整的铜皮中挖掉一个圆形的洞;

        Delete:将用manual void/ polygon挖掉的的铜皮恢复,激活命令后,点击两次挖铜轮廓边界,即可删除此挖空;

        Element:静态铜皮的手动避让命令,只针对静态铜皮有效,铺完静态铜皮后,注意先要修改此铜皮的参数,设置避让的距离,然后激活命令,先点击铜皮,然后点击要避让的元素,如smd pin,即可完成避让;

allegro pi使用,cadence allegro,硬件工程

        Move:移动挖铜区域的轮廓,只针对静态铜皮的挖铜有用,激活命令后,点击两次挖铜轮廓边界,挖铜区域就会悬停在鼠标上,再点击铜皮的其他部位,可以原处挖空移动到鼠标点击的位置;

        Copy:复制挖铜区域的轮廓,只针对静态铜皮的挖铜有用,激活命令后,点击两次挖铜轮廓边界,挖铜区域就会悬停在鼠标上,再点击铜皮的其他部位,可以再挖一个此轮廓的铜皮;

1.4 手动修改铜皮边界

        手动修改铜皮边界操作:

        有时候手动画完铜皮后,发现铜皮边界有点大或者有点小,想要调整就可以用shape-edit boundary,然后收尾两次点击原铜皮边界,即可完成修铜。

1.5删除孤岛铜皮

        删除孤岛铜皮操作:

        自动铺铜和修铜后,可能会出现某铜皮网络没有与单板上的此网络其他元素相连,这就叫孤岛铜皮,这些铜皮需要删掉或者想办法将其于其他部分连接起来。Shape-delete island,option面板会出现当前层的孤岛数量,delete all on layer,可以删除所有当前层的孤岛。点击First可以定位到当前的孤岛位置,如果有多个孤岛,first点击后变为next,继续点击可以接着定位下一个孤岛。

allegro pi使用,cadence allegro,硬件工程

1.6动/静态铜皮转换

        铺了的铜皮可以进行类型转换,若先铺了一块静态铜皮,通过命令shape-change shape type,在option面板中选择to dynamic copper,然后点击铜皮,即可完成切换,切换后会自动避让。同样的,动态也可以切换为静态,通常板卡设计差不多的时候,可以切换为静态铜皮,这样在后期修改走线时没有那么卡。

allegro pi使用,cadence allegro,硬件工程

1.7合并铜皮

        当画了两个网络一样的铜皮叠在一起,如下图所示,可以使用铜皮合并命令,shape-merge shapes,然后分别点击两个铜皮,即可完成合并。

allegro pi使用,cadence allegro,硬件工程

allegro pi使用,cadence allegro,硬件工程

1.8平面铺铜和铜皮分割

        设计中经常会遇到有多种地平面的情况,比如模拟地、数字地、机壳地,这些不同的地平面如果一个个手动画效率会比较低,可以先铺一个整平面,然后进行分割。

        先绘制分割线,add-line,在option面板选择画线层为anti etch的所有层,线宽根据实际要求分割宽度设置。

allegro pi使用,cadence allegro,硬件工程

        然后开始铺地,edit-split plane-create,选择要铺铜的层,选择动态铜皮,点击create,提示要赋予网络,给两块铜皮分别赋予网络即可完成分割铺铜,也可以点击cancel,铺完铜后再手动赋予网络。此方法也可用于电源平面分割。

allegro pi使用,cadence allegro,硬件工程

1.9铜皮颜色设置

        给铜皮设置不同颜色:

        当电源平面有多种电源,可用不同颜色加以区分,在颜色管理器中设置:

allegro pi使用,cadence allegro,硬件工程

        以上操作还可以对同一个网络的不同元素赋予不同颜色。文章来源地址https://www.toymoban.com/news/detail-777860.html

到了这里,关于【allegro 17.4软件操作保姆级教程七】布线操作基础之二--铜皮操作的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • Cadence Allegro 17.4学习记录开始32-PCB Editor 17.4软件PCB中Mark点,工艺边,阻抗和工艺相关文件

    对于拼板的PCB板卡来说,每个单板上可以不添加Mark点,Mark点加在工艺边上即可; TOP面跟Bottom面都有贴片元器件的情况下,两面都需要添加Mark点; 单板上所添加的Mark点的中心点距离板边的距离尽量保证至少3mm; 为了保证印刷和贴片的识别效果,Mark点范围内尽量没有焊盘、

    2024年02月13日
    浏览(48)
  • 解决Cadence 17.4软件无法启动,capture cis启动缓慢,打开项目缓慢,allegro 打开程序未响应(即使微软拼音切换兼容模式也无法解决的情况)

    该问题并非和谐软件的问题 而是Cadence 授权验证机制导致,正常情况如果刚安装完的新系统不会出现,单很多情况下工程师使用的电脑有多网卡或多虚拟网卡 导致软件难以访问授权端口,至使软件无法正常启动 解决方案: 在高级网络设置里,先禁用掉所有网卡,然后从本地

    2024年02月17日
    浏览(131)
  • Cadence Allegro 17.4学习记录开始01-原理图Capture CIS 17.4

    在打开软件前,可以先创建一个工程文件夹,然后在这个工程文件夹里面创建3个文件夹,分别用于存放原理图文件,封装,PCB文件,这是一个好习惯便于管理文件。 使用软件:Capture CIS17.4, 首次打开这个软件,出现以下选择:根据①②③这三个步骤选择即可。 创建工程:

    2024年02月02日
    浏览(54)
  • Allegro17.4 走线、焊盘、铜皮上显示网络名

    第一步,在用户设置将Opengl模式使能 ,进入用户参数设置界面,在Display显示界面选择Opengl,右侧的第一项复选框不要勾上。 第二步,开启Opengl模式之后,在Design Parameter Editor之Display对话框中勾选 Clines Shapes Pins 三项。

    2024年02月13日
    浏览(41)
  • Cadence Allegro 17.4学习记录开始04-制作封装STM32为例

    根据元器件的规格书,找到封装图片,分析资料 制作焊盘需要记住管脚补偿: 凡亿的资料有介绍: 这个STM32的封装有有个焊盘需要制作,都是表贴焊盘: 第一;选择单位 第二:选择焊盘种类和形状 第三:设置正规则焊盘的大小,热风焊盘和隔离焊盘是负片层才使用的,可以

    2024年02月12日
    浏览(50)
  • Cadence17.4操作经验

    目录 Cadence17.4打开原理图 1. 运行“Capture CIS 17.4” 2. 打开原理图工程文件*.opj  如上图图标,其程序位置参考如下: D:CadenceCadence_SPB_17.4-2019toolsbinCapture.exe 如:D:V1.1DrvBd20221103Hi8040_VBhi8040_vb.opj 建议目录中不要有中文和空格

    2024年02月07日
    浏览(58)
  • 17.4:图的拓扑排序

    拓扑序一定是有向无环图。 拓扑排序不唯一 利用入度为零进行排序 思路:谁的入度为0,谁就是开始节点,将开始节点打印完之后,将开始节点的直接邻居的入度减1,然后重复。 利用点次进行排序。 点次越大的,排序位置越靠前。 而且我发现可以使用递归进行求点次。我

    2024年02月07日
    浏览(48)
  • 【cadence17.4窗口显示不全】

    # 问题的描述 最近升级cadence到17.4,体验一下新版本带来的新体验,发现升级后,设置对话框显示不全,看不见确认按钮,给操作带来不好的体验感,可能是软件bug问题,于是经过不断的摸索,终于完美解决此问题,特地分享出来,供大家参考。 图一 如图一所示看不到确认按

    2024年02月09日
    浏览(78)
  • Cadence(九)17.4规则与间距设置

    目录 1.布线规则 2.NECK走线 ​3.差分走线相关设置  4.设置space间距  5.高亮操作  6.区域规则 1.间距规则 打开规则管理器:setup - constraints - constraints manager 首先,我们最开始打开管理器,所有走线都服从default规则,并且系统默认5mil。 我们首先在 space 选项的spacing Constraint se

    2024年01月17日
    浏览(59)
  • allegro 差分等长布线时,右下角提示 Sphase 和 Rdly 的区别

    allegro 差分等长布线时,右下角提示 Sphase 和 Rdly 的区别 布差分线时,自己做个备忘。 Static Phase Tolerance(Sphase): 这个约束设置了两根差分线之间的差值 Relative Propagation Daley (RDly):这个约束设置了match group的等长

    2024年02月15日
    浏览(48)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包