AD936x_增益控制AGC详解-Toy模板网

这篇具有很好参考价值的文章主要介绍了AD936x_增益控制AGC详解。希望对大家有所帮助。如果存在错误或未考虑完全的地方，请大家不吝赐教，您也可以点击"举报违法"按钮提交疑问。

增益控制概述

ad9361 agc增益调整,FPGA,AD936x,AD936x,ADI,AGC,IIO,FPGA
所有AGC模式都可用于TDD和FDD场景。AD936x具有手动增益控制选项，允许基带处理器控制接收机的增益。
上图为AD936x接收信号路径示意图，每个接收机都有自己的增益表，将增益控制字映射到每个可变增益块。无论使用AGC还是手动增益控制，指针都会在表中上下移动，从而改变一个或多个块中的增益。
ad9361 agc增益调整,FPGA,AD936x,AD936x,ADI,AGC,IIO,FPGA
注意：ADC最大输入（0 dBFS）为0.625 V峰值。ADC的最大建议峰值输入电平为0.5 V峰值，比满量程低1.9 dB。

LMT 过载检测器

LMT包括LNA、MIXER、TIA，LMT过载检测器是一个模拟峰值检测器，用于确定接收信号是否在模拟低通滤波器之前的块过载。
如果发生LMT过载但ADC未过载，则可能指示带外干扰信号导致过载情况。
有两个不同的LMT过载阈值，一个指示较大的过载，另一个指示较小的过载。

ADC过载检测器

ADC是一个高度过采样的∑-Δ调制器，输出范围从+4到-4。特定ADC输出不一定代表特定时间的输入信号。相反，正值表示输入信号自上一个采样以来更为正，负值表示输入信号从上一个样本以来更为负。因为ADC是高度过采样的，所以ADC时钟比接收采样率快得多。当ADC过载时，其样本与输入信号之间的误差会导致ADC在努力跟踪输入信号时输出更多值为+4或-4的样本。
ad9361 agc增益调整,FPGA,AD936x,AD936x,ADI,AGC,IIO,FPGA
ADC过载检测器有两个可编程阈值。阈值对两个接收器都是通用的。上图中的结果值Z与两个阈值进行比较，如果超过特定阈值，则设置一个过载标志。

低功率阈值

低功率阈值是以−dBFS为单位的绝对阈值度量，分辨率为0.5 dBFS/LSB，范围为0 dBFS至−63.5 dBFS。AD9363在Fast Attack AGC模式中使用此阈值，也可以在手动增益控制模式中使用。在Fast Attack AGC模式中，在平均信号功率下降到低功率阈值以下之后，低功率标志不会立即生效。该标志仅在信号功率保持低于低功率阈值达等于增量时间的时间之后才生效。增量时间值以CLKRF速率（Rx FIR输入时钟）测量。
在手动增益控制模式中，不使用增量时间值，并且只要功率下降到低功率阈值以下，低功率标志就会生效。

平均信号功率

当测量功率时，例如对于低功率阈值，测量值是在设置的功率测量持续时间内设置的一定数量的样本的平均值。在每个测量周期结束时，平均信号功率值更新。功率测量发生在Rx HB1滤波器的输出，它是Rx FIR滤波器的输入。

增益表

AD936x使用指针指向增益表中的行。该行包含每个独立增益块的增益值，增益索引指针映射到每个增益块的一组增益值。AD936x可以通过两种不同的方式实现增益表，Full Table Mode和Split Table Mode。
在全表模式下，接收器只有一个表。分割表是指AD936x将LMT表和LPF表分开，并通过单独的指针对它们进行控制。如果启用数字增益，则有独立控制的第三个表，也有自己的指针。
全表模式全表模式在大多数情况下是有用的。一个增益表包含接收信号路径中的所有可变增益块。
ad9361 agc增益调整,FPGA,AD936x,AD936x,ADI,AGC,IIO,FPGA
上图是一个完整的增益表的一部分。图中还显示了每个增益索引值旁边的每个块的增益。如果增益索引值向上或向下移动，则一个或多个块的增益指数发生变化。如果增益索引指针向下移动一步（索引值为54），LNA增益和LPF增益都会改变。
ad9361 agc增益调整,FPGA,AD936x,AD936x,ADI,AGC,IIO,FPGA
在经常出现高功率带外干扰信号的情况下，分割增益表对优化噪声是有利的。在这种情况下，单独的指针分别控制LMT增益和LPF增益。这允许在过载的接收路径区域中改变增益，而对于完整的增益表，更改增益可能会影响接收路径中的任何或所有增益块，而不管过载发生在哪里。
AD936x的总增益不一定等于LMT增益和LDF增益的总和。LMT级的实际增益因LO频率不同而不同，而且部分LMT级的增益大于1 dB。因此，改变一个LMT索引可能不会改变1 dB的增益。
ad9361 agc增益调整,FPGA,AD936x,AD936x,ADI,AGC,IIO,FPGA

数字增益

手动增益控制和AGC都允许添加数字增益。完整增益表的最大允许索引是90，最大数字增益索引是31，只有模拟增益的标准全增益表的最大索引为76。
数字增益不会增加信噪比。对于许多应用，数字增益是不需要的。此外，修改增益表并牺牲模拟增益来增加更多的数字增益会降低系统性能。
在某些情况下，希望基带处理器接收的信号功率等于某个标称值。对于非常低的信号电平，其中最大模拟增益仍然不足以达到这一目标，则使用可变数字增益。

手动增益控制模式

在手动增益控制模式下，由基带处理器控制增益索引指针。在最简单的手动增益控制模式中，基带处理器评估输入/输出(I/O)端口的数字信号电平，然后适当地调整增益。在这种情况下，基带处理器不需要它所接收的数字信号电平以外的其他信息。对于完整的（单个）增益表，只需要在过载时减小增益。
AD936x具有可编程阈值，指示每个接收器中的信号状态。将这些指示信号路由到控制输出引脚，然后将它们连接到基带处理器输入，允许基带处理器更详细地确定接收信号的状态。对于分割增益表，此信息允许基带处理器调整过载区域的增益，因为它指示了过载发生的位置（LMT、LPF或Digital）。
基带处理器可以通过两种方式之一控制手动增益。默认方法使用SPI写入增益索引值，或者基带处理器可以对控制输入引脚施加脉冲以移动增益索引值。CTRL_IN0导致Rx1的增益索引值增大，而CTRL_IN1导致RX1的增益索引值减小。CRTL_IN2导致Rx2的增益索引值增大，CTRL_IN3导致Rx2的增益索引值减小。

SLOW ATTACK AGC

Slow attack AGC模式旨在缓慢改变信号，例如FDD应用。Slow attack AGC使用具有滞后的二阶控制回路，该回路改变增益以将在HB1和Rx FIR滤波器之间测量的平均信号功率保持在可编程窗口内。控制回路如下图所示。
ad9361 agc增益调整,FPGA,AD936x,AD936x,ADI,AGC,IIO,FPGA
内部高阈值和内部低阈值存储为负dBFS值。外部高阈值和外部低阈值存储为内部阈值的dB增量。A、B、C和D步长可编程。这些步长确定在平均信号功率超过阈值之后增益索引指针的变化量。当平均信号功率超过阈值时，增益不一定立即改变。AD936x增益仅在增益更新计数器到期后更新。计数器以CLKRF速率（RFIR的输入速率）计时。Slow attack AGC模式通常被配置为在每个增益更新周期内具有多个功率测量周期。在增益更新之前执行的最后一次功率测量确定增益是否改变以及改变多少。
在Slow attack AGC模式下，AD936x会计算特定过载事件发生的次数。只有当事件发生的次数超过可编程次数时，增益才会发生变化。即使对于这些峰值过载，增益也只在增益更新计数器溢出时才会改变。有LMT和ADC两个过载计数器。也可以设置AD936x为Large LMT过载和Large ADC过载时立即使增益变化，忽略增益更新计数器。
在增益变化事件中，优先级最高的是Large LMT检测器，其次是Large ADC检测器，最后是低功率检测器。

FAST ATTACK AGC

Fast attack AGC模式适用于突发信号，例如TDD应用。AGC在脉冲串开始时快速响应过载，使得AGC可以在信号的数据部分到达时稳定到最佳增益指数。AGC按如下状态机工作。状态机的目标是调整增益指数以在短时间内实现最佳接收增益。AGC在其增益锁定的过程中经过几个状态，在这种状态下，除非发生大的信号电平变化或突发结束，否则增益不会改变（解锁）。当增益解锁时，AGC状态机返回其重置状态并重新启动。
ad9361 agc增益调整,FPGA,AD936x,AD936x,ADI,AGC,IIO,FPGA

AD936x Evaluation Software

Slow

ad9361 agc增益调整,FPGA,AD936x,AD936x,ADI,AGC,IIO,FPGA
通过配置软件进行AD936x的增益控制模式配置。

选择Slow attack AGC模式。

选择官方推荐的全增益表。

依次设置外部高阈值（内部高阈值+[0,15]，0x129）、内部高阈值（-127-0，0x101）、内部低阈值（-127-0，0x120）、外部低阈值（内部低阈值-[0,15]，0x129）、以及分别对应的增益索引指针变化步长（0-15，0x12A；0-7，0x123），Setting Delay（AGC在增益改变后保持功率测量块的时间，0-62/RFIR decimation factor，0x111）、功率测量样本数（16x2^(0-15）=0-524288，0x15C）。
ad9361 agc增益调整,FPGA,AD936x,AD936x,ADI,AGC,IIO,FPGA
依次设置ADC过载检测器的计算采样数（1-8，0x0FC），ADC Large Overload（0-255，0x105）、大更新计算器（0-15，0x122）、增益变化步长（0-15，0x106），ADC Small Overload（0-255，0x104）、小更新计算器（0-15，0x122）、ADC小过载禁止增益增加（0x120）。
LMT过载检测器的高阈值（16-800mV，16mV/LSB，0x108）、低阈值（16-800mV，16mV/LSB，0x107）、高更新计算器（0-15，0x121）、增益变化步长（0-7，0x103），低更新计算器（0-15，0x121），LMT低过载禁止增益增加（0x120）。
使能数字增益块（0x0FB）、数字增益表最大索引值（0-31,0x100）、数字增益饱和计数器（0-15,0x128）、增益变化步长（1-8，0x100）。
峰值检测器等待时间（0-31，0xFE）。
ad9361 agc增益调整,FPGA,AD936x,AD936x,ADI,AGC,IIO,FPGA
依次设置使能增益更新计数器或使能CTRL-IN2（0x0FA），使能CTRL-IN2上升沿重置计数器（0x128），增益更新计数器（0-262140/RFIR decimation factor，0x124、0x125、0x128），Large LMT过载和Large ADC过载时立即更新增益（0x123）。
ad9361 agc增益调整,FPGA,AD936x,AD936x,ADI,AGC,IIO,FPGA
设置RSSI算法触发事件。

设置RSSI Delay（计算RSSI值前需要等到延迟计算器溢出，0-2040，8 Samples/LSB，0x156）和RSSI Wait（重新计算RSSI值前需要等到等待计数器溢出，0-1020，4 Samples/LSB，0x157）。
Finish结束增益配置。

Fast

ad9361 agc增益调整,FPGA,AD936x,AD936x,ADI,AGC,IIO,FPGA
选择Fast attack AGC模式。

下一步，选择全增益表后继续下一步。

设置ADC过载检测器和LMT过载检测器，参数同Slow attack AGC模式。此时状态为State 1，如果无过载事件发生，在等待State Wait Time（0-31，0x117）时间之后进入State 2。
ad9361 agc增益调整,FPGA,AD936x,AD936x,ADI,AGC,IIO,FPGA
低功率检测：设置等待时间和功率检测样本数。如果功率低于某值（[-31,0]，0x114），并持续一定时间（0-126，0x11B）后，则增加一定的增益索引值（1-8，0x117）。
AGC锁定电平调整：设置AGC锁定电平（-127-0 dBFS，0x101），增益索引值增加上限（0-126，0x118）。
峰值检测和最后调整：对于某些信号，AGC锁定电平调整可能导致信号仍然超过LMT和ADC阈值。如果发生这种情况，AGC将响应峰值过载，并根据最终解决步骤调整增益。设置增益索引值改变步长（0-3，0x112）和更新计数器（0-7，0x116）。

ad9361 agc增益调整,FPGA,AD936x,AD936x,ADI,AGC,IIO,FPGA
设置在达到最终增益锁定状态之前，AGC可以检测信号是否减小到足以触发低功率标志。如果检测到低功率，则增加增益直到不再出现低功率标志。此时AGC进入State 1。
当AGC增益锁定时为State 5，以下情况会导致其解锁，解锁后，AGC会重置检测器和更新计数器并重新开始。

当AD936x退出接收状态，增益锁定算法重新开始并直接设定为最大增益。
如果信号功率增加值大于某值（0-63，0x113）并持续一定的时间（0-62，0x119），则不再改变增益而是重启增益锁定算法。
如果信号功率减少值大于某值（0-63，0x112）并持续一定的时间（0-62，0x119），则重启增益锁定算法并直接设定为最大增益。
如果Large LMT过载时，则不再改变增益而是重启增益锁定算法。
如果Large ADC过载时，则不再改变增益而是重启增益锁定算法。
如果EN_AGC被拉高，则重启增益锁定算法并直接设定为最大增益。
Set Gain：使用前一次突发信号的开始或结束时的增益。
Optimized Gain：使用前一次突发信号结束时的增益+5。
上述判断条件的信号功率测量值为一定采样周期（16x2^(0-15）=0-524288，0x109，0x10A）内的功率。
其后的RSSI设置同Slow attack AGC。

ADI IIO Oscilloscope

软件详细使用方法见AD936x_IIO Oscilloscope基本使用技巧
以官方Pluto SDR固件为例。关于增益的设置如下图。
ad9361 agc增益调整,FPGA,AD936x,AD936x,ADI,AGC,IIO,FPGA
设置为Slow Attack AGC模式，具体参数保持默认。使用信号源输出2.401 GHz，-20 dBm点频信号，有线连接到AD936x的RX1端口。注意，输入功率为0 dB时也有20 dB左右的增益。信号频谱图如下。

信号时域波形如下。
ad9361 agc增益调整,FPGA,AD936x,AD936x,ADI,AGC,IIO,FPGA
此时，总增益为39 dB和RSSI值为61.50 dB，可以通过查看寄存器获取LMT、LPF各个部分的详细增益值。
文章来源地址https://www.toymoban.com/news/detail-779834.html