计算机组成原理 存储器实验

这篇具有很好参考价值的文章主要介绍了计算机组成原理 存储器实验。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

存储器实验

实验环境

计算机组成原理实验环境

实验目的

  1. 掌握静态随机存储器 RAM 的工作特性。
  2. 掌握静态随机存储器 RAM 的读写方法。

实验要求

  1. 做好实验预习,熟悉 MEMORY6116 芯片各引脚的元器件的功能和连接方式,熟悉其他实验元器件的功能特性和使用方法,看懂电路图。
  2. 按照实验内容与步骤的要求,认真仔细地完成实验。
  3. 写出实验报告。

实验电路

本实验使用的主要元器件有: 2Kx8 静态随机存储器 6116 , 8 位数据锁存器 74LS273 (实验用作地址寄存器AR),三态输出的 8 组总线收发器 74LS245 ,与非门、与门、开关、指示灯等。芯片详细说明请见附录。

下图为本实验所用的存储器原理图,图中尾端带加粗标记的信号为控制信号,其余为数字信号或地址信号。实验电路中涉及的控制信号如下:

(1) CE : 6116 片选信号。为 0 时 6116 正常工作。
(2) OE : 存储器读信号。 CE=0 , OE=0 时为读操作, 实验中将其接地,恒置为 0。
(3) WE : 写信号。 CE=0, 在 OE 恒为 0 的情况下,WE=1 为写操作,WE=0 为读操作。
(4) P1 : 脉冲信号,当 WE=1 、P1=1 时,6116 进行写操作。
(5) LDAR : 对地址寄存器 AR 进行加载的控制信号,LDAR=1 时为加载状态。
(6) P2: 脉冲信号,当 LDAR=1 时,在上升沿将地址载入 AR 。74LS273 触发器在时钟输入为高电平或低电平时,输入端的信号不影响输出,仅仅在时钟脉冲的上升沿,输入端数据才发送到输出端,同时将数据锁存。
(7) SW-BUS:开关输出三态门使能信号,为 0 时将 74LS245 输入引脚的值从输出引脚输出,即将 SW7~ SW0 数据发送到数据总线。
存储器实验,计算机组成原理,单片机,存储器,计算机组成

实验原理

实验所用的半导体静态存储器电路上图所示。数据开关 (SW7~ SW0) 用于设置读写地址和欲写入存储器的数据,经三态门 74LS245 与总线相连,通过总线把地址发送至 AR ,或把欲写入的数据发送至存储器芯片。静态存储器由一片 6116 (2Kx8) 构成,但地址输入引脚 A8 ~ A10 接地,因此实际存储容量为 256 字节,其余地址引脚 A0 ~ A7 与 AR 相连,读和写的地址均由 AR 给出。 6116 的数据引脚为输入、输出双向引脚,与总线相连,既可从总线输入欲写的数据,也可以通过总线输出数据到数据灯显示。共使用了两组显示灯,一组显示了从存储器读出的数据,另一组显示存储单元的地址。

6116 有三根控制线, CE 为片选线, OE 为读线, WE为写线,三者的有效电平均为低电平。当片选信号有效时, OE=0时进行读操作, WE=0 进行写操作。本实验将 OE 接地,在此情况下,当 CE=0、 WE=1 时进行读操作;当 * CE*=0 、 WE =0 时进行写操作。由于 6116 的 WE 信号是由 WE 控制信号与 P1 进行与非运算得来的,因此, WE=1 时为写操作,其写时间与 P1 脉冲宽度一致。
读数据时,在数据开关上设置好要读的存储单元地址,并打开三态门 74LS245 , LDAR 置1,发出一个 P2 脉冲,将地址送入 6116 ,设置 6116 为读操作,即可读出数据并在数据灯上显示。
写数据时,先在数据开关上设置好要写的存储单元地址,并打开三态门 74LS245 , LDAR 置1,发出一个 P2 脉冲,将地址送入 6116 , 然后在数据开关上设置好要写的数据,确保三态门打开,设置 6116 为写操作,发出一个 P1 脉冲,即可将数据写入。

实验内容与步骤

(1) 运行虚拟实验系统,从左边的实验设备列表选取所需组件拖到工作区中,按照上图所示组建实验电路,得到如下图所示的实验电路。注意:图中没有使用总线,元器件通过两两之间连线实现彼此连接。当然,实验时也可以选用总线来连接器件。
存储器实验,计算机组成原理,单片机,存储器,计算机组成

(2) 进行电路预设置。

  1. 将 74LS273 的 MR置 1 , AR 不清零;
  2. CE=1, RAM6116 未片选;
  3. SW-BUS =1,三态门关闭。
    存储器实验,计算机组成原理,单片机,存储器,计算机组成

(3) 打开电源开关。

(4) 存储器写操作。向01H、02H、03H、04H、05H存储单元分别写入十六进制数据 11H 、12H 、13H 、 14H 、 15H , 具体操作步骤如下(以向 01 号单元写入 11H 为例):

  1. 将 SW7~SW0 置为 00000001 , SW-BUS =0,打开三态门,将地址送入 BUS ;

  2. LDAR =1 ,发出 P2 单脉冲信号,在 P2 的上升沿将 BUS 上的地址存入 AR,可通过观察 AR 所连接的地址灯来查看地址, SW-BUS=1 关闭三态门.
    存储器实验,计算机组成原理,单片机,存储器,计算机组成

  3. CE =0,WE=1 , 6116 写操作准备(注意:此时 WE =1,因而会读出此地址原有数据);
    存储器实验,计算机组成原理,单片机,存储器,计算机组成

  4. 将 SW7~SW0 置为 00010001 , SW-BUS =0,打开三态门,将数据送入BUS ;
    存储器实验,计算机组成原理,单片机,存储器,计算机组成

  5. 发出 P1 单脉冲信号,在P1的上升沿将BUS上的数据 00010001 写入 RAM 的 01 地址;
    存储器实验,计算机组成原理,单片机,存储器,计算机组成

  6. CE=1, 6116 暂停工作,SW-BUS =1 关闭三态门。
    提示:可以使用“工具”菜单中的“存储器芯片设置”实时查看存储器芯片中的数据。注意本虚拟实验系统的6116芯片中预存了一些代码和数据。
    存储器实验,计算机组成原理,单片机,存储器,计算机组成
    存储器实验,计算机组成原理,单片机,存储器,计算机组成
    (5) 存储器读操作。依次读出01H、02H、03H、04H、05H单元中的内容,观察上述单元中的内容是否与前面写入的-致。具体操作步骤如下(以从01号单元读出数据11H为例):

  7. 将 SW7~SW0 置为 00000001 , SW-BUS =0 ,打开三态门,将地址送入 BUS ;

  8. LDAR=1,发出P2单脉冲信号,在P2的上升沿将BUS上的地址存入 AR 中,可通过观察 AR 所连接的地址灯来查看地址,SW-BUS =1 关闭三态门;

  9. CE=0 ,WE=0,6116 进行读操作,观察数据灯是否为先前写入的 00010001 。

  10. CE =1 ,6116 暂停工作。
    存储器实验,计算机组成原理,单片机,存储器,计算机组成文章来源地址https://www.toymoban.com/news/detail-781956.html

思考与分析

  1. 静态半导体存储器与动态半导体存储器的主要区别是什么?
  2. 由两片 6116 (2K8) 怎样扩展成 (2K16) 或 (4K*8) 的存储器?怎样连线?
  3. 查阅 611 6芯片的数据手册,在 CE=0、 OE=0、WE=1的条件下,当输入的地址信息变化时,输出的数据是否会相应变化?是否有延迟?

到了这里,关于计算机组成原理 存储器实验的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • 计算机组成原理实验 实验一 存储器实验

    目录 实验1  存储器实验 一、实验目的 二、实验原理 三、实验电路 四、实验步骤 五、实验数据分析 六、思考题 1.熟悉DVCC计算机组成原理实验机的结构,掌握其主要操作。 2.掌握静态随机存储器RAM工作特性。 3.掌握静态随机存储器RAM的数据读写方法。 4.能够运用静态随机存

    2023年04月18日
    浏览(63)
  • 实验2 存储器设计与实现【计算机组成原理】

    掌握单端口RAM和ROM原理和设计方法。 掌握32位数据的读出和写入方法。 掌握ModelSim和ISEVivado工具软件。 掌握基本的测试代码编写和FPGA开发板使用方法。 装有ModelSim和ISEVivado的计算机。 SwordBasys3EGo1实验系统。 片内存储器分为RAM和ROM两大类。RAM是随机存储器,存储单元的内

    2024年02月06日
    浏览(50)
  • 《计算机组成原理》期末考试手写笔记——模块五: 并行主存系统(交叉存储器+顺序存储器“带宽”的计算方法)

    目录 (一)知识点总结   (二)经典考试例题 1.设主存储器容量为256字,字长为32位,模块数m=4,分别用顺序方式和交叉方式进行组织。主存储器的存储周期T=200ns,数据总线宽度为32位,总线传送周期τ=50ns。若按地址顺序连续读取4个字,问顺序存储器和交叉存储器的带宽各

    2024年02月08日
    浏览(51)
  • 计算机组成原理4.2.3提高存储器访问速度的措施

    提高存储器访问层次大概有三种方法 采用高速器件 采用层次结构 Cache 主存 调整主存结构  利用程序局部性原理,访问一个块 相邻的若干块都会被拿出来,缺点可能会碰到跳转类指令 高位是体号,低位时地址因此,CPU给出一次存储访问总是对一块连续的存储单元进行的,在

    2024年02月02日
    浏览(49)
  • 计算机组成原理第五章----存储器容量的扩展与芯片连接

    目录 存储器芯片与CPU的连接 典例 典例二 主存储器容量的扩展与连接方法 位拓展  字拓展  例题 主存大小计算 总结: 1. 确定所需芯片的 数量 (可以通过计算得出) 2. 确定每个芯片的分配地址 (区分最大地址还是最小地址,容量) 3. 确定每个芯片 片选信号CS 的产生方式

    2024年02月11日
    浏览(54)
  • 计算机组成原理(期末或考研备考)- 存储器(RAM和ROM重点讲解)

    主存储器:也称内存,存放正在运行程序和数据,CPU可以直接访问,容量存储较小,价格较贵。 辅助存储器:也称外存(绝大多数是磁盘),存放电脑的应用程序等,如果想要运行某一程序,往往需要先将其从外存调入内存,存储空间大,访问速度较慢,价格较低。 高速缓

    2024年02月11日
    浏览(48)
  • 【计算机组成原理】高速缓冲存储器 Cache 的写策略(Writing Policy)

    缓存的写策略指的是确定何时将数据写入缓存或主存的策略。 在全写法策略中,每次发生写操作时都会将数据同时写入缓存和主存。这样可以保证数据的一致性,但会增加主存的写入操作,降低写入性能。需要设置写缓存(Write Buffer)。 在写回策略中,当缓存中的数据发生

    2024年02月02日
    浏览(51)
  • 【计算机组成原理】高速缓冲存储器 Cache 的三种映射方式(Cache Mapping)

    缓存是计算机系统中常见的一种高速存储器,用于临时存储常用数据,以便快速访问。在缓存中,有三种常见的映射方式,分别是直接映射、全相联映射和组相联映射。 在直接映射中,每个主存块只能映射到缓存中的一个特定位置。该位置是通过对主存块的某个地址的一部分

    2024年01月19日
    浏览(48)
  • 计算机组成与体系结构第二次试验:存储器实验

    为了帮助同学们完成痛苦的实验课程设计,本作者将其作出的实验结果及代码贴至CSDN中,供同学们学习参考。如有不足或描述不完善之处,敬请各位指出,欢迎各位的斧正! 本实验的主要内容是了解 RAM(Random Access Memory,静态随机存储器)和ROM(Read Only Memory,只读存储器)

    2024年02月08日
    浏览(49)
  • 【计算机三级嵌入式】考试自学笔记(三)——嵌入式系统硬件组成、嵌入式处理芯片以及存储器介绍

    常考知识点: 嵌入式最小硬件组成 嵌入式处理芯片 嵌入式系统的存储器 I/O接口及常用I/O设备 ARM内核典型嵌入式处理芯片 嵌入式系统外部通信接口 嵌入式最小硬件系统的组成如下: 嵌入式硬件系统≠嵌入式最小硬件系统 电源电路 :为整个嵌入式系统提供能量 时钟电路 :

    2023年04月12日
    浏览(87)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包