PCIe_TX/RX测试步骤

这篇具有很好参考价值的文章主要介绍了PCIe_TX/RX测试步骤。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

TX测试

一:  GEN1、2、3采用自动化测试:

1. 点击infinum软件中Analyze->Automated Test Apps->D9050PCIC PCIExpress Gen5 Test App,进入自动化测试界面;

 pcie测试方法,硬件工程

2. Set Up窗口:PCIE5.0->CEM-End Point Tests->Device Definition->勾选5G的-3.5dB&-6dB->选择8G的P0

pcie测试方法,硬件工程

3. Select Test界面将Device Definition设置的测试项全部勾选:

pcie测试方法,硬件工程

4. Run界面,点击Run按钮;注意示波器屏幕弹窗提醒,确认对应的速率,按CEM板卡上按键使测试的码型和实际速率保持一致。

5. GEN3_P01~P10同样用自动化测试,将第2步的Device Definition中仅选择P01~P10,点击Run,按CEM板卡上按键使测试的码型和实际速率保持一致。

6.测试自动结束,导出Report PDF版本。

二:  GEN4_P01~P10采用手动测试

  1. CEM板卡上Lanexx_P接示波器通道1,N接通道3;点示波器的autotest
  2. 点击Set up,设置Channel1+3差模有效,共模无效;设置带宽25G;
  3. 设置采样率80G,采样深度,采样时间;
  4. 通过第3步将200w个波形刚好呈现在屏幕中,保存成bin文件;
  5. 打开sigtest软件,导入bin文件,生成Report。

RX测试:

硬件环境:

误码仪M9070的TX->ISI pair24(选择哪个pair是经过校准后得到的)->CEM RX->add in card(1BF) ->CEM TX->误码仪的RX; 1BF板卡启动模式为XIP,可以PCIe启动并接CVD进行寄存器修改;

打开软件->setup->点击break+testart->当软件界面误码一栏的灯不亮+误码仪TX P9码型和1BF TX的P5码型均显示True时,表示1BF板卡成功连上了。

点击measurement->error ratio test进行为时1min的测试,误码≤1表示测试通过。

还可进行自动化测试,可测RX3项:compliace  LEQ compliance  LEQ Jitter Tolerance

2022.10.27是德科技实验室RX测试手记--

PCIe双芯板:1、上电码型为Gen1; 2、去掉一根RX的P或N就可以/电阻位加100或50Ω也可以测试通过;

更换为PCIe5的夹具板后1 2 问题不再复现。

对单芯板进行PWJ测试:码型上 抓第2个sine波,示波器关键步骤:25G->1+3channel->80M->14us时域长度->勾选off sinewave

RX的Gen3/4/5夹具各不相同,因为损耗不同,Gen4/5夹具板的板材不同

M8040误码仪:

软件:Station Config~,配置软件

原始信号autoscale调好以后再改差模会准确,减小失真(适用平时示波器进行AC Timing分析)

误码仪RX测试环境的搭建:

pcie测试方法,硬件工程

 双芯板RX进不到loopback,软件显示2.5G信号时有时无,去掉ISI上cable线(为了降低损耗)仍fail,再测可以进入loopback;但RX test可以进入loopback不能表示信号OK,还要看误码率指标E12≤1。

单芯板lane15没加ISI损耗 出报告(lane15的走线最短,Lane0 最长)BER:10的-9次方

关掉共模后误码率测试pass

打开共模,调节Voltage:300mV pass;400mV是临界值,开始有误码。

结论:单芯板lane15的共模降到400mV以下 RX Test就pass

误码仪以及其他信号源无静电防护设施,使用时先关掉Global output,再换输出端子;单芯板lane0有时可以进到loopback(进入到loopback后才可以测到RX的test case),表现为Data1

->4 OK。

双芯板lane0 RX Test:

步骤:1.M8070B 软件初始化3min;

2.可以进到loopback(无ISI,P5码型),近端会选P5,信号最好;

3.加ISI:Pair23,每次更改要将软件初始化 ,远端trace变长,选P9;进不到loopback,误码较多;

4.尝试改共模:降到200mV,误码明显减少;100mV无误码,pass(跑了3次也有1~5个误码但很少)

软件中共模标定值520mV,误码仪会将此共模信号加进RX路径中。

单芯板lane15(走线最短)加ISI pair23测RX: 测试过程记录----

修改CMD FW寄存器

1.进不去loopback

2.换成双芯lane15后可以进到loopback(环境与1一致),返回1的环境

3.单芯板lane15(加ISI)RX出报告->进不去loopback(training阶段)->关掉Training的共模->进不去loopback->修改寄存器->可以进到loopback->加回ISI pair23->在training中下调共模,找到的码型是P5(不是P9)->再试1次是P9,还是会跳出loopback->软件重新training后解决,不再跳出loopback; 但TX信号不好,但可以测试了(进入loopback后才可开始测试)

(环境:关掉共模,有噪声源(差模sj rj)给到RX时,误码率为0(2min内),打开共模200mV->Margin有误码->继续测试,修改CMD,不减小共模(保持540mV),进行RX test:1次fail,2次进到loopback,但进到P6)->再测双芯lane0+ISI+共模520mV:信号很差误码多;去掉共模pass。

熟读《PCIe_5.0_PHY_Test_Spec_Ver1.0》文档文章来源地址https://www.toymoban.com/news/detail-784694.html

到了这里,关于PCIe_TX/RX测试步骤的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • FPGA实现的PCIe2.0与PCIe1.0 NVMe IP性能测试

    NVMe协议固态硬盘的速度随所使用的PCIe协议不同而不同。NVMe固态硬盘在PCIe Gen2、Gen3、Gen4条件下,理论有效带宽分别为2GB/s、3.938GB/s、7.877GB/s。目前,基于PCIe Gen5的NVMe SSD在2023年已发布,其理论有效带宽为17.754GB/s。 在之前的帖子中,我们介绍了一个在PCIe3.0协议下的基于FPGA

    2024年04月14日
    浏览(53)
  • vivado GTX ip核接收端RX与发送端TX数据对齐的方法

    当8B/10B编码的K码为K28.5时,当txdata中某一字节为8\\\'hBC时(为什么是BC,请搜索8B/10B编码相关文章),设置txcharisk对应的比特位为1即可实现txdata与rxdata对齐。 举例说明 示例1 txdata低8位为BC,设置txcharisk最低位为1。 可以发现,接收数据与发送数据32bit实现了对齐。   示例2 txdat

    2024年02月15日
    浏览(37)
  • FPGA实现SDI视频解码PCIE传输 提供工程源码和QT上位机源码加技术支持

    FPGA实现SDI视频编解码目前有两种方案: 一是使用专用编解码芯片,比如典型的接收器GS2971,发送器GS2972,优点是简单,比如GS2971直接将SDI解码为并行的YCRCB,缺点是成本较高,可以百度一下GS2971的价格; 另一种方案是使用FPGA实现编解码,利用FPGA的GTP/GTX资源实现解串,优点

    2024年02月06日
    浏览(68)
  • FPGA基于RIFFA实现PCIE采集ov5640图像传输,提供工程源码和QT上位机

    PCIE是目前速率很高的外部板卡与CPU通信的方案之一,广泛应用于电脑主板与外部板卡的通讯,PCIE协议极其复杂,想要掌握不容易,所以Xilinx和Altera等FPGA厂商直接推出了相关IP供用户使用,比如Xilinx的XDMA,这种IP直接集成了PCIE通信的所有内核资源,并已封装为AXIS接口,用户在

    2023年04月09日
    浏览(75)
  • Zynq实现SDI视频解码PCIE传输 提供工程源码和QT上位机源码加技术支持

    PCIE(PCI Express)采用了目前业内流行的点对点串行连接,比起 PCI 以及更早期的计算机总线的共享并行架构,每个设备都有自己的专用连接,不需要向整个总线请求带宽,而且可以把数据传输率提高到一个很高的频率,达到 PCI 所不能提供的高带宽,是目前各行业高速接口的优

    2024年02月07日
    浏览(77)
  • PCIE调试技巧 FPGA:解决问题的有效方法

    PCIE调试技巧 FPGA:解决问题的有效方法 在FPGA开发中,PCI Express(PCIE)接口已经成为了高性能数据传输的首选标准。然而,由于其复杂性,PCIE调试常常成为开发者面临的一项艰巨任务。本文将分享一些PCIE调试心路和一些有效的技巧,帮助开发者识别、定位和解决PCIE相关的问

    2024年03月21日
    浏览(72)
  • 基于XDMA 中断模式的 PCIE 上位机与FPGA数据交互架构 提供工程源码和QT上位机源码

    PCIE(PCI Express)采用了目前业内流行的点对点串行连接,比起 PCI 以及更早期的计算机总线的共享并行架构,每个设备都有自己的专用连接,不需要向整个总线请求带宽,而且可以把数据传输率提高到一个很高的频率,达到 PCI 所不能提供的高带宽,是目前各行业高速接口的优

    2024年02月11日
    浏览(55)
  • FPGA基于XDMA实现PCIE X4通信方案 提供工程源码和QT上位机程序和技术支持

    PCIE(PCI Express)采用了目前业内流行的点对点串行连接,比起 PCI 以及更早期的计算机总线的共享并行架构,每个设备都有自己的专用连接,不需要向整个总线请求带宽,而且可以把数据传输率提高到一个很高的频率,达到 PCI 所不能提供的高带宽,是目前各行业高速接口的优

    2023年04月24日
    浏览(54)
  • 紫光同创FPGA实现PCIE测速试验,提供PDS工程和Linux QT上位机源码和技术支持

    紫光同创FPGA实现PCIE测速试验,提供PDS工程和Linux QT上位机源码和技术支持 “苟利国家生死以,岂因祸福避趋之!”大洋彼岸的我优秀地下档员,敏锐地洞察到祖国的短板在于高精尖半导体的制造领域,于是本着为中华民族伟大复兴的中国梦贡献绵薄之力的初心,懂先生站在

    2024年02月08日
    浏览(48)
  • 基于7系列V7 690T PCIe的Tandem PROM功能开发测试

    针对大规模FPGA程序,保证PCIe逻辑从flash加载到FPGA中的时间满足PCIe协议的120ms启动要求,Xilinx提供了Tandem PROM的解决方案。 串联PROM( Tandem PROM )解决方案将比特流分成两个部分,这两个部分都从板载本地配置存储器(通常是任何PROM或闪存设备)加载。位流的第一部分配置设计的

    2024年03月25日
    浏览(74)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包