AD20设置差分线的组内与组间等长详细步骤

9月前作者：Balding Curry 分类：Toy博客阅读(38) 违法举报

这篇具有很好参考价值的文章主要介绍了AD20设置差分线的组内与组间等长详细步骤。希望对大家有所帮助。如果存在错误或未考虑完全的地方，请大家不吝赐教，您也可以点击"举报违法"按钮提交疑问。

1、在PCB界面右下角点击panels，选择"PCB"选项，则左下角就会出现PCB的窗口选项

ad差分线等长调节,差分线组内及组间等长,PCB,蛇形走线,硬件工程,pcb工艺,fpga开发,射频工程,基带工程

ad差分线等长调节,差分线组内及组间等长,PCB,蛇形走线,硬件工程,pcb工艺,fpga开发,射频工程,基带工程

2、在PCB窗口内，将上面的下拉菜单选择Differential Pairs Editor选项，然后按下图操作

ad差分线等长调节,差分线组内及组间等长,PCB,蛇形走线,硬件工程,pcb工艺,fpga开发,射频工程,基带工程

3、选择设计-规则

ad差分线等长调节,差分线组内及组间等长,PCB,蛇形走线,硬件工程,pcb工艺,fpga开发,射频工程,基带工程

4、找到选项Differential Pairs Routing ，然后右击，创建“新规则”，然后设置线宽和线距，线宽和线距一般一样大，正常情况下都设置为5mil

ad差分线等长调节,差分线组内及组间等长,PCB,蛇形走线,硬件工程,pcb工艺,fpga开发,射频工程,基带工程

ad差分线等长调节,差分线组内及组间等长,PCB,蛇形走线,硬件工程,pcb工艺,fpga开发,射频工程,基带工程

5、回到这个界面

ad差分线等长调节,差分线组内及组间等长,PCB,蛇形走线,硬件工程,pcb工艺,fpga开发,射频工程,基带工程

6、任选一对差分对进行差分布线（剩下的几对也是同样的操作）

ad差分线等长调节,差分线组内及组间等长,PCB,蛇形走线,硬件工程,pcb工艺,fpga开发,射频工程,基带工程

ad差分线等长调节,差分线组内及组间等长,PCB,蛇形走线,硬件工程,pcb工艺,fpga开发,射频工程,基带工程

7、差分对均差分走线完之后，查看左侧差分线的长度，挑出最长的那根差分线，以它的长度作为剩余差分线蛇形走线之后的参考值（目的是为了做到组内和组间等长）

ad差分线等长调节,差分线组内及组间等长,PCB,蛇形走线,硬件工程,pcb工艺,fpga开发,射频工程,基带工程

8、组间等长调节：“布线-差分对网络等长调节”

ad差分线等长调节,差分线组内及组间等长,PCB,蛇形走线,硬件工程,pcb工艺,fpga开发,射频工程,基带工程

点击“差分对网络等长调节”之后，会出现一个绿色十字交叉的光标，将该光标放在差分线刚要走线出来的位置（个人习惯），按下tab键，设置好最终差分线的参数（既上文提到的参考值）然后往上拖动，观察差分线长度的变化（可按键盘的”1“、”2“、”3“、”4“来调整蛇形走线的形状和拐角的大小），到合适位置时将鼠标点击一下对应的差分线，此时等长就绘制完毕啦！！！

ad差分线等长调节,差分线组内及组间等长,PCB,蛇形走线,硬件工程,pcb工艺,fpga开发,射频工程,基带工程

ad差分线等长调节,差分线组内及组间等长,PCB,蛇形走线,硬件工程,pcb工艺,fpga开发,射频工程,基带工程

9、以下是绘制前和绘制完成后的差分对对比

ad差分线等长调节,差分线组内及组间等长,PCB,蛇形走线,硬件工程,pcb工艺,fpga开发,射频工程,基带工程

还未绘制等长之前的差分对

ad差分线等长调节,差分线组内及组间等长,PCB,蛇形走线,硬件工程,pcb工艺,fpga开发,射频工程,基带工程

绘制等长之后的差分对

文章来源地址https://www.toymoban.com/news/detail-785149.html

到了这里，关于AD20设置差分线的组内与组间等长详细步骤的文章就介绍完了。如果您还想了解更多内容，请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章，希望大家以后多多支持TOY模板网！

本文来自互联网用户投稿，该文观点仅代表作者本人，不代表本站立场。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如若转载，请注明出处：如若内容造成侵权/违法违规/事实不符，请点击违法举报进行投诉反馈，一经查实，立即删除！

分享到：

领支付宝红包赞助服务器费用

基于AD作用于域用户和计算机的组策略（1）

这篇随笔的四个配置都是作用于域用户和计算机，所以需要两台虚拟机一台dns1，一台虚拟机登录域用户验证配置 gpmc=Group Policy Manager console 组策略管理控制台，msc可执行文件后缀输入gpmc.msc进入组策略管理进入组策略管理，右键财务部，点击新建GPO 这里用财务部示范，可以

2024年04月08日
浏览(71)
基于AD作用于域用户和计算机的组策略（2）

一台dns1域控制器，一台虚拟机登录域用户验证设置打开dns1，在c盘下新建share目录，添加test文本文件修改share目录的共享为所有人完成可以看到share目录的网络路径在共享里面复制网络路径打开组策略管理器右键财务部GPO，点击编辑 GPO=Group Policy Object组策略对象，也可选择

2024年04月08日
浏览(43)
关于AD20的PCB电路图打印设置

1.打开需要打印的PCB电路图。 2.这时候选择 Mechanical 1 层。 3.在上方工具栏找到放置选项，填充功能。 4.将PCB电路图全部填充 5.点击工具栏文件选项里的打印预览功能 6.鼠标右击进入页面配置功能 7. 选择缩放模式 Scaled Print和缩放比例为1（！！！很重要，缩放后元件

2023年04月10日
浏览(48)
altium放置过孔阵列,ad20过孔设置

在AD20中复制部件、通孔，Ctrl C、Ctrl V不支持设备网络。部件操作也是如此，复制和粘贴的部件焊盘没有网络连接。这给同一布局的连接带来了困难，虽然可以复制粘贴，但必须手动修改网络。使用特殊贴先说结果，复制； AD可以在粘贴时保留网络，但不是平时使用的Ctrl

2024年02月16日
浏览(34)
Altium Designer(AD)软件使用记录13-PCB布线部分之数据线的等长处理

数据线的等长是点对点的等长，并没有拓扑结构。等长目的是为了满足时序的匹配，我们需要进行数据线的等长。允许存在一定的误差，SDRAM 允许±50mil 高速规则设置: 等长公差：如果有多个数据线的类，就新建几个规则创建就可以了。创建高速规则以后：先找到最长的那

2024年02月14日
浏览(43)
AD20 解决PCB铺铜与锡盘之间锯齿状连接问题的设置方法

上一篇文章：PCB简单绘制一般步骤对上一篇文章中，关于铺铜设置的补充，解决铺铜与锡盘之间的锯齿状连接情况。 1、新建Demo，创建PCB板子，布置锡盘和铺铜，如图： 2、设置规则，参考上一篇文章，铺铜与锡盘间距为0，设计——规则——Electrical——Clearance,TH Pad列Copper行

2024年01月20日
浏览(40)
allegro设置差分线

原文链接：https://blog.csdn.net/qq_39299370/article/details/109580331 Cadence allegro设置差分线分配差分对，如下: 3 处更改差分对名字； 4 处为差分对网络，在5 处选择两个网络即可。差分线间距设置：约束管理器→Electric→Net→routing→Differential part Primary Gap 差分对最优先线间距（线到线

2023年04月24日
浏览(45)
AD20/Altium designer——如何对线宽进行设置、布线过程中快速改线宽的方法

首选宽度即布线时的默认线宽连线过程中按 Tab键打开布线属性，直接输入线宽后回车键即可

2024年02月09日
浏览(47)
Allegro如何设置网络组等长

首先在Find选项卡只勾选nets 然后选择Edit→Properties（属性）命令然后鼠标随便点击一根需要建立BUS网络里的一根，跳出Edit Property（编辑属性）对话框。找到Bus_Name，输入需要建立BUS_Name的名称，这里输入MIPI_TX。点击OK。确定后，选择Setup→Constrains→ConstraintManager...（约束管理

2024年02月01日
浏览(38)
限制路由器分线流量、路由器怎么限制网速、路由器限制别人上网的设置

在公司局域网中，由于出口带宽是一定的，这样一旦局域网有人过量占用网络带宽，比如用P2P软件、迅雷软件下载较大的文件、在线看视频、玩网络游戏等行为，会过量占用公司的网络带宽资源，造成局域网其他人上网速度很慢的情况，影响了正常工作。因此，我们需要控制

2024年02月08日
浏览(49)